En una secuencia de comandos de PlanAhead TCL, necesito saber la puntuación de tiempo de una ejecución de implementación completada.
He encontrado una forma antigua de haz esto desde 2012 . La solución se lee directamente en el archivo de in...
Después de crear la imagen de inicio de Linux desde el tutorial para el zedboard, intenté crear una aplicación de socket para hablar con la computadora. Zedboard sería el servidor y el programa en Visual Studio sería el cliente. Cuando intento e...
Estoy tratando de crear un circuito secuencial en una placa de desarrollo con un Xilinx Spartan3E XC3S500E en un paquete FT256. La placa tiene un oscilador de cristal de 50MHz conectado al pin B8, que está marcado como una entrada y GCLK en la...
Una de las señales que he rastreado en ISim es un bus de 16 bits. ¿Cómo encuentro todos los puntos de tiempo cuando su nivel se convirtió en un valor dado?
La ejecución de la simulación lleva varias horas, y no sé de antemano qué valores busc...
Hice el código verilog de un circuito. Estaba simulando bien y dando salida correcta después de la simulación. Ahora hice síntesis, el esquema RTL después de la síntesis que muestra un cuadro verde y rojo. ¿Está indicando algún tipo de error?
Po...
He leído que es una mala práctica y debería usar la señal de habilitación.
¿También es una mala idea conectar una señal de reloj dividida y cerrada a la entrada de habilitación?
El informe es:
Iniciado: "Simular un modelo de comportamiento".
Cantidad de CPU detectadas en este sistema: 2
Activación de subprocesos múltiples, número de trabajos de subcompilación en paralelo: 4
Comenzando la elaboración estática...
Estoy tratando de integrar un núcleo de IP de terceros, que se proporciona en forma de un archivo de lista de conexiones .ngc y un archivo .vhd correspondiente con solo la declaración de la entidad, en mi diseño. El núcleo IP se sintetizó con Xi...
Tengo mi propio bloque de IP con tipo de flujo de entrada / salida de 24 bits.
Es una ip de procesamiento de imágenes. Por lo tanto, debería estar conectado por VDMA.
Intenté configurar VDMA accroding para el ejemplo y la hoja de datos.
Sin e...
Como novato en el mundo FPGA, me di cuenta de que es posible configurar resistencias de subida / bajada en Verilog, pero no sé cómo.
He escrito mi código que funciona bien, pero cuando conecto mi XC3S400 al microcontrolador AVR, en el momento...