Como novato en el mundo FPGA, me di cuenta de que es posible configurar resistencias de subida / bajada en Verilog, pero no sé cómo.
He escrito mi código que funciona bien, pero cuando conecto mi XC3S400 al microcontrolador AVR, en el momento de la puesta en marcha hace cosas raras. Pensé en agregar resistencias desplegables a los puertos de entrada, pero el código para desplegar / bajar es un tipo de asignación que rechaza las entradas. Por ejemplo, en el Verilog (bajo Xilinx ISE Webpack 14.7), cuando escribo:
input in1;
pulldown i0( in1 );
Recibo este error: " Creación de instancias de puerta no compatible. "
¿Es posible agregar pullup / downs a "Inputs" ?