He leído que es una mala práctica y debería usar la señal de habilitación.
¿También es una mala idea conectar una señal de reloj dividida y cerrada a la entrada de habilitación?
He leído que es una mala práctica y debería usar la señal de habilitación.
¿También es una mala idea conectar una señal de reloj dividida y cerrada a la entrada de habilitación?
La mejor práctica de diseño es conectar toda la lógica secuencial en una partición específica de su diseño a un reloj común. Luego use la lógica combinatoria para interconectar todos los flip-flops de estado usando habilitaciones de reloj, las entradas D y las entradas J / K de los flops. No debería ser necesaria una sincronización lógica del reloj.
Lea otras preguntas en las etiquetas schematics xilinx