He intentado mucho pasar una señal que se encuentra en una entidad de nivel superior, a una entidad de bajo nivel como puerto de entrada y hacer algunas operaciones en esa señal y dejar que los cambios ocurran a la señal principal.
Aquí acabo...
Tengo un dispositivo de entrada que puede escribir en serie, paralelo de 8 bits o paralelo de 16 bits. Conozco la frecuencia de entrada y la velocidad de escritura máxima de esos formatos de datos.
Me dan el requisito de un FIFO de "64 bytes"...
Tengo un script de compilación que ejecuto antes de simular en QuestaSim 10.7:
vcom -vhdl -2008 my_lib -check_synthesis src/mux.vhd
vcom -vhdl -2008 my_lib -check_snythesis src/clockdivdeby2.vhd
...
Recibo una salida en el terminal de la si...
Actualmente estoy tratando de optimizar un módulo de multiplicación de campo finito de 4 bits X^4 + X^3 + 1 que he hecho en VHDL. Hice una matriz de 16x16 con todos los resultados de las multiplicaciones, y cuando quiero multiplicar a núm...
Hola, estoy haciendo un proyecto VHDL en el que estoy haciendo algo de procesamiento de imágenes. Los datos de color de los píxeles se guardan en Rom y las operaciones se realizan en Ram. Sin embargo, cuando intento restablecer el ram de la rom....
Hola, estoy intentando escribir un código en VHDL y me aparece un error de sintaxis cerca de "end" / "if". No soy muy bueno para anidar las declaraciones y no he descubierto cómo cerrar esas declaraciones si en qué orden debido a la falta de fue...
tratando de resolver este error, pero ninguno de ellos funciona. Dice
Error (10028): No se pueden resolver varios controladores constantes para la red "current_state.S4" en wood_detector.vhd (23)
library ieee;
use ieee.std_logic_1164.all;
use...
Estoy tratando de hacer un circuito que pueda almacenar el primer y último valor de una serie de valores. Para hacer esto, supongo que necesito un componente para determinar si es el primer o último valor y esto es lo que me cuesta encontrar....
Estoy intentando escribir un código VHDL que muestra una imagen en un monitor. El propósito es hacer algún procesamiento de imágenes con VHDL. Sin embargo, estoy teniendo problemas con este segmento de código. La imagen que estoy usando es peque...
Tengo 2 archivos de imagen importados por la herramienta ENVI (png o archivo raster), y están almacenados en mi disco duro. Quiero transferir estos datos desde la PC host al FPGA objetivo usando DMA (Data Memory Access). Mis preguntas son:
¿E...