Preguntas con etiqueta 'vhdl'

1
respuesta

Advertencia al sintetizar el código VHDL

Recibo advertencias al sintetizar el siguiente código. Probé de muchas maneras pero en vano. ¿Puede alguien sugerir qué podría haber fallado con mi código? El código es enclavar los datos cuando los valores de contador de anillo correspondientes...
2
respuestas

Tutorial corto de flujo de trabajo ISE FPGA

Estaría muy agradecido si alguien pudiera indicarme un tutorial de flujo de trabajo ISE corto que muestra cómo implementar un circuito simple usando VHDL. Como se indicó, el tutorial debería ser breve, ya que no me interesan todos los det...
1
respuesta

ERROR: Xst: 827 - mientras se sintetiza el código

Estoy tratando de sintetizar el código a continuación usando Xlinx ISE 14.3 pero obtengo un error inferior. Podría simularlo con éxito. Por favor, ayuda ya que soy un novato en VHDL.    ERROR: Xst: 827 - "D: /programs_xlinx/BZFAD/DFF.vhd" lín...
1
respuesta

Desigualdad fuera del proceso (¿en qué momento?) (VHDL)

Estoy reescribiendo un controlador VGA en (espero) una mejor manera; Tengo una señal "en blanco" lo que significa que el píxel actual está fuera del área visible, y tengo la sensación de que sería mejor dividir esa señal fuera del proceso de "pr...
2
respuestas

Señal (es) forman un lazo combinatorio VHDL

Estaba tratando de implementar el codificador de prioridad dual pero recibo las siguientes advertencias durante la síntesis: ADVERTENCIA: Xst: 2170 - unidad prEnc: las siguientes señales forman un bucle combinatorio: hecho, primero < 3 & g...
2
respuestas

Convertir un diseño digital basado en arduino en código VHDL

Quiero tu ayuda en lo siguiente: He implementado un diseño donde estoy usando un Arduino Uno para maestro y tres micro Arduino para esclavos. La comunicación entre ellos sucede a través de bluetooth y estoy usando xbees. Así que el maestro envía...
2
respuestas

Tipo de destino std.standard.bit en la asignación de variables es diferente de std_logic_1164.std_ulogic?

Lo siento si el formato no es bueno pero soy nuevo con eso .. Estoy intentando seleccionar un bit de una señal sin firmar para que se asigne a una variable de bit, ¡¡pero no funciona !! He intentado asignarlo en un proceso pero no funciona tambi...
1
respuesta

salida de I2S en VHDL

Estoy haciendo una salida I2S en VHDL para un proyecto. Este es mi primer proyecto con VHDL y el problema puede ser mi comprensión básica de VHDL. Este es mi código: library ieee; use ieee.std_logic_1164.all; use IEEE.numeric_std.all; enti...
2
respuestas

Manejo de un bus de datos bidireccional multiplexado en VHDL

Ok, soy un principiante autodidacta que juega con un FPGA y VHDL. He implementado exitosamente una serie de proyectos usando I / O pero solo unidireccional. Los pins están dentro o fuera, pero no inout. Ahora quiero conectar con un dispositiv...
4
respuestas

algoritmo de brillo para VHDL [cerrado]

Hola, estoy trabajando en un proyecto de procesamiento de imágenes en el que trato de cambiar el brillo de un píxel. El código que escribí funciona, pero no de la forma en que quiero que sea. Aquí está el segmento de código que utilizo para camb...