Tengo una señal de 1 bit proveniente de una parte de mi circuito que se ejecuta en un reloj de 40 MHz. La señal es en su mayoría 0, excepto que es 1 para un solo ciclo de 40 MHz cada ~ millones de ciclos.
Otra parte de mi circuito se ejecuta...
Estoy tratando de hacer un contador arriba / abajo en un tablero Basys. Pero tengo algunos problemas que no puedo resolver.
Mi código:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity counter is
Port (
clock : in STD_LOGIC;...
Estoy tratando de codificar un juego simon en mi FPGA, y estoy un poco atascado en cómo debo crear un patrón y detectarlo.
Juego de simon: enlace
Mi idea hasta ahora es que creo 99 estados (99 porque estoy implementando 99 etapas).
Y al...
El retraso en la propagación es fácil de implementar:
Out <= '1' after 3ns;
Intenté agregar un retraso de contaminación como tal:
Out <= '1' after 3ns;
Out <= 'X' after 1ns;
para que Out se vuelva indefinido y luego c...
Debajo hay un filtro de 4 toques. Eso significa que el orden del filtro es 4 y por lo tanto tiene 4 coeficientes. La entrada es firmada tipo de 8 bits de ancho. La salida también es de tipo firmado con 16 bits de ancho. El diseño contiene dos ar...
Estoy usando FPGA de la familia LatticeXP2. DVI-D Enlace único que opera a 720p está conectado a FPGA. De alguna manera necesito leer las coordenadas RGB y XY de los píxeles. Sé que necesito el decodificador TMDS, pero no estoy seguro de cómo es...
¿Cuál es el significado de "asignación combinacional" y "asignación registrada" a las señales? En particular, ¿cuáles son las diferencias entre estos dos tipos de tareas?
Hay un gran libro gratuito (gratis y libre) de VHDL llamado VHDL de alcance libre que es un arranque rápido.
Como neófito, estoy teniendo dificultades para juzgar las reglas de oro relativas cuando se trata de bloques de proceso.
Del libro:...
Estoy trabajando en la creación de un multiplicador Shift-and-Add de 4 bits. Estoy recibiendo este mensaje de advertencia -
"ADVERTENCIA: HDLParsers: 3555 -" //filer1.egr.msu.edu/samarar1/ece230/Project05/Project05.vhd "Línea 220. Advertencia pa...
Encontré el método para el lenguaje c .Pero no sé cómo realizar esto en VHDL.
Deje que un número de punto fijo (12 abajo a -19) como 3456.478396 Necesito dividir este número completamente en números separados 3456.478396 - > 3, 4, 5, 6, (pu...