Estoy usando FPGA de la familia LatticeXP2. DVI-D Enlace único que opera a 720p está conectado a FPGA. De alguna manera necesito leer las coordenadas RGB y XY de los píxeles. Sé que necesito el decodificador TMDS, pero no estoy seguro de cómo escribir eso y algún tipo de sincronización de reloj en VHDL / Verilog.
Sé que hay chips dedicados diseñados para hacer eso, pero no puedo pagar un costo adicional para el tablero.
Realmente querrá considerar el uso de un chip receptor DVI o HDMI dedicado si necesita usar la familia de celosía XP2. (Tanto DVI como HDMI usan el protocolo TMDS .) Alternativamente, puede usar un FPGA con un receptor TMDS incorporado. , como Spartan-6 . No vi ninguna indicación en el sitio web de Lattice de que XP2 tenga capacidad TMDS.
La construcción de un receptor TMDS requiere cierta capacidad de recuperación de datos / reloj (CDR) compleja, así como deserializadores rápidos y un poco de lógica de decodificación. Hacer esto por tu cuenta no sería trivial. Los PLL y / o DLL utilizados para CDR en receptores TMDS se suelen personalizar para que coincidan con el protocolo TMDS y los transmisores TMDS. Un PLL "genérico" en un FPGA puede no ser una buena combinación para TMDS CDR.