todos. Diseño una máquina de estados finitos e intento implementarla usando VHDL, pero el resultado me confunde. Me tomo demasiado tiempo en esto pero todavía no puedo resolverlo. ¿Podrías darme algún consejo?
La lógica de State Machine como...
Escribí un contador simple en VHDL para un contador de programa. Todo se hace en un proceso, pero lo que no entiendo es que en la simulación, la adición del contador del programa solo se realiza en el siguiente evento de reloj, en lugar de hacer...
La multiplicación binaria de complemento a 2 no tiene el mismo procedimiento que sin firmar si ambos operandos no tienen el mismo signo. ¿Cuál es la lógica detrás de eso?
¿Se aplica una consideración especial a la división también cuando llev...
Estoy haciendo la verificación del componente VHDL usando OVM y encontré problemas serios. He encontrado que el problema está en un componente específico y un entorno creado específicamente para él. Es un convertidor de interfaz de RGMII a inter...
Estoy enviando datos al convertidor A / D y necesito que los datos del comando se retrasen al menos 50ns desde clk_19khz. Esto es lo que tengo hasta ahora.
¿Cómo inserto un retraso de 50 ns, que es un requisito para el A / D entre el clk_19khz y...
Estoy trabajando en la codificación de un Regsiter a1 con las señales de entrada b1,rst y wra1
el registro a1 se inicializa a un valor específico al reiniciar.
a1 solo cambia su valor a b1 cuando wra...
Estoy intentando programar el sintetizador PLL ADF4158 con SPARTAN 6 FPGA utilizando Microboard LX9. Estudié VHDL por un semestre 4 años antes, y no uso práctico después de eso. Así que necesito la sugerencia de algunos expertos para actualizar...
Estoy diseñando una interfaz de mouse PS / 2 para la placa BASYS 2 FPGA. Como debe saber para comunicarse con un mouse PS / 2, necesita un protocolo, así que si escribo mi programa VHDL para el protocolo PS / 2 y luego conecto un mouse USB con u...
Cuando implemento un divisor de reloj, a menudo me pregunto si debo usar un búfer o una salida regular con una señal. Considere los siguientes códigos:
Opción 1 - Salida con señal
library ieee;
use ieee.std_logic_1164.all;
entity divider...
Soy nuevo en este campo. Tengo un problema con la conversión de entrada de lógica estándar en valores reales. He estado usando la función to_float pero siempre mostró un error. Cuando usé el paquete float_generic_pkg , mostró un err...