¿Cómo puedo simular el retraso de la contaminación en VHDL?

2

El retraso en la propagación es fácil de implementar:

  Out <= '1' after 3ns;

Intenté agregar un retraso de contaminación como tal:

Out <= '1' after 3ns;
Out <= 'X' after 1ns;

para que Out se vuelva indefinido y luego cambie correctamente. Sin embargo, en la simulación solo observo la tarea final. [Estoy usando MultiSim para simular, pero este enlace de Quartus II sugiere que es normal observar la final tarea]

¿Hay una buena manera de simular el retraso de la contaminación?

    
pregunta akroy

1 respuesta

5
Out <= 'X' after 1 ns, '1' after 3 ns;
    
respondido por el Brian Drummond

Lea otras preguntas en las etiquetas