He tenido algo de experiencia con conjuntos de herramientas FPGA / HDL como Xilinx ISE, Lattice Diamond, etc. El flujo de trabajo general es escribir Verilog / VHDL, simular, probar y luego programar el FPGA.
He escuchado a un par de personas...
¿Puede recomendar una implementación legible y educativa de una CPU en VHDL o Verilog? Preferiblemente algo bien documentado.
P.S. Sé que puedo ver opencores , pero estoy especialmente interesada en cosas que la gente realmente ha visto...
Estoy buscando algo con lo que pueda jugar pero no gastar demasiado. No soy elegible para un descuento académico, así que tenlo en cuenta cuando hagas sugerencias.
Construí un contador mod-16, y el resultado de salida es un INTEGER (todos los ejemplos que vi utilizaron INTEGER).
Construí un decodificador de visualización de segmentos hexadecimales a 7, y su entrada es un STD_LOGIC_VECTOR (lo escribió de...
Vi una pregunta de entrevista agradable para VHDL: construya un sistema que reciba un número y detecte si se puede dividir entre 5 sin el resto. Traté de resolver eso con una máquina de estados (supongo que no quieren que uses mod o rem ) y m...
Tengo un curso de Diseño Digital en este semestre y me encanta. Ahora sé que la mayor parte del trabajo en sistemas embebidos y diseño digital se realiza primero en simuladores de computadora y luego se implementa con hardware. Así que me pregun...
Parece que el mundo ha decidido que std_logic (y std_logic_vector ) son la forma predeterminada de representar bits en VHDL. La alternativa sería std_ulogic , que no se resuelve.
Esto me sorprende porque, por lo general, n...
Leí en alguna parte que un código VHDL incorrecto puede provocar daños en FPGA.
¿Es posible incluso dañar un FPGA con código VHDL?
¿Qué tipo de condiciones causaría esto y cuáles son los peores escenarios?