Estoy haciendo un código para la codificación de la cabina de radix-4 para la multiplicación de 8 * 8. La lógica es correcta y no hay errores ni advertencias. La salida que estoy obteniendo no tiene ninguna relación. He publicado el siguiente có...
generé un archivo de netlist de verilog con la ayuda de un caso de prueba para el codificador 2-1. Para probar el netlist, dibujo el diagrama esquemático e intento encontrar la salida. No puedo cargar la imagen del esquema que dibujé a mano pero...
¿Se requiere Nios II cuando se implementa el núcleo UART utilizando el SOPC? (o se incluye un Nios predeterminado) Intenté escribir mi propio módulo para la conexión de uart pero no funcionó. Necesito un método para conectar un sensor al de2, cu...
Necesito diseñar un circuito que divida un número binario de 5 bits por un binario de 3 bits.
Esta fue mi estrategia de solución pero no funcionó:
Primero, el comparador comparará el valor de X (dividendo de 5 bits) con el valor de Y (div...
No se puede resolver el controlador de varias constantes
Error (10028): No se pueden resolver varios controladores constantes para la red
"NumOfPixCF [31]" en Pixel_Tracking.v (30)
Error (10028): No se pueden resolver varios con...
Quiero crear un archivo de subcircuito SPICE para un componente electrónico.
He encontrado el código Verilog A para el componente, quiero saber cómo convertir el código Verilog A al formato de subcircuito compatible con LTSPICE.
Si la conversión...
En el siguiente código, ¿por qué se modifica el valor semilla cada vez que ingresa al ciclo?
enlace
module Tb();
integer num,seed,i,j;
initial
begin
seed = 0;
for(j = 0;j<10 ;j=j+1)
begin
num =...
Mis detalles de arquitectura
Implementación de FPGA
Formato pt flotante (IEEE 754)
Al menos 17 a 18 operaciones aritméticas (sumadores y multiplicadores) involucradas.
Actualmente, crea una instancia de las IP de punto flotante...
¿Cuál es la mejor práctica para crear un bus, que es solo la extracción de ciertos bits de un bus más grande? No quiero almacenar los números de índice para realizar la búsqueda en el programa generar si se pudiera evitar ... Esperaba algo como...
He tomado el siguiente código para probar un módulo UART de enlace
¿Puede alguien explicar lo que está sucediendo en el bloque \ Main Testing ? En ejecutando el archivo testbench, la forma de onda muestra ab para r_tx_byte...