Preguntas con etiqueta 'verilog'

2
respuestas

Relación entre los módulos RTL y Verilog

Estoy tomando un curso de diseño digital y no obtuve algo. El diseño de RTL incluye ruta de datos y controlador, está bien, pero ¿cuál es la relación entre estos y los módulos verilog? Por ejemplo, ¿es el controlador un módulo en verilog? En gen...
2
respuestas

Máquina de estados finitos en Verilog

Así que estoy tratando de hacer un FSM básico en verilog para encender 3 LED diferentes. He visto ejemplos y el trabajo de otras personas, pero no puedo entender por qué el mío no funciona. Tal vez alguien pueda ayudarme a detectar un error en m...
1
respuesta

módulos en verilog?

En mi proyecto reciente en Xilinx ISE, necesito crear dos módulos, uno para multiplicador de 4 bits y otro para sumador de 4 bits. Entre los dos, necesito llamar al sumador de 4 bits en el módulo multiplicador que estoy haciendo al llamar al...
2
respuestas

División aritmética en Verilog

module averager( clk, rst, n, sum, cnt, out, avg ); input [9:0] n; input clk; input rst; output reg [19:0] out; output reg [9:0] cnt; output reg [19:0] sum; output reg [9:0] avg; integer i = 0; always @(posedge cl...
1
respuesta

¿Cómo verificar el resultado después de la implementación de FPGA?

Tengo 10 números guardados en la memoria RAM. Lo ordené usando el código Verilog y guardé la salida en otra RAM. Hice la simulación y estaba haciendo la clasificación correcta. Lo sinteticé y generé el archivo de bits. Ahora quiero ver si funcio...
2
respuestas

Verilog: compruebe si una señal tiene 100 tics activos?

Tengo una entrada y una salida. Y quiero convertir la salida a 1, si la entrada estaba activa a 100 tics (100 ciclos). module check_100( input wire clock, input wire reset, input wire in_a, output reg out_a); reg[10:0] counter;...
1
respuesta

¿Qué hace una doble matriz?

Mientras miraba un código de Verilog, encontré esto: input [7:0] data [0:16] El código se refiere a esto como memoria. ¿Podría alguien explicar lo que hace? Solo he tratado con matrices unidimensionales antes (solo un [] ) Supon...
1
respuesta

Modelado de memoria de acceso aleatorio en Verilog

¿Existe una forma mejor / alternativa de modelar la memoria RAM en Verilog que no sea declararla como una matriz de registros? La mayoría de las fuentes a las que me referí tienen memorias codificadas de la siguiente manera. output reg [WIDTH-...
1
respuesta

La pantalla de color sólido en VGA no funciona

Estoy tratando de hacer que VGA funcione en mi tablero Altera DE0 usando Verilog, pero no he tenido mucha suerte. Tiene los mismos pines que una interfaz VGA normal, excepto que el rojo, el verde y el azul tienen 4 bits cada uno. Aquí está la ló...
2
respuestas

Compresión de bits en Verilog

Estoy tratando de escribir un código Verilog para un multiplicador basado en el principio del ábaco. Quiero comprimir una matriz de 8X15 bits a las filas más bajas. Por ejemplo para una matriz de p0 = 0000000000000000 p1 = 111111111111...