Tengo 10 números guardados en la memoria RAM. Lo ordené usando el código Verilog y guardé la salida en otra RAM. Hice la simulación y estaba haciendo la clasificación correcta. Lo sinteticé y generé el archivo de bits. Ahora quiero ver si funciona lógicamente bien después de la implementación de FPGA o no. Pero estoy confundido, ¿cómo obtendré los datos ordenados de salida después de la implementación de FPGA?
Por favor, sugiérame cómo obtendré los datos de salida después de la implementación de FPGA para que pueda verificarlos manualmente y estoy seguro de que mi CÓDIGO es correcto con FPGA también. Gracias