Todos los libros de texto que he visto explican en gran medida el hecho de que test y verification son dos diferentes conceptos Sin embargo, ninguno de ellos proporciona una distinción clara (o lo suficientemente clara para mí, por fin).
P...
Siempre he leído que los retrasos declarados en el código RTL nunca se pueden sintetizar. Están diseñados solo para fines de simulación y las herramientas de síntesis modernas simplemente ignorarán las declaraciones de demoras en el código.
P...
¿Cuál es la diferencia entre >> y >>> en verilog / system verilog? Sé que == prueba solo para 1 y 0, mientras que === prueba para 1, 0, X, Z. Entonces, ¿cómo es eso similar al operador de cambio?
Tengo un bloque de código (varios archivos) en Systemverilog. Estoy usando el flujo de herramientas Xilinx que no comprende SystemVerilog (una parte antigua). ¿Existe una herramienta (o un libro de reglas) que pueda usar para convertir SystemVer...
Tengo un reloj rápido y un interruptor llamado "listo". Cuando se gira el interruptor (listo va ALTO), me gustaría que la salida pcEn produzca un pulso que dura solo un ciclo de reloj. pcEn solo emitirá otro pulso la próxima vez que esté listo H...
He escrito un FIFO parametrizado para su reutilización. Como quiero usar el FIFO en varios lugares, agregué varias señales de salida para el estado de relleno, como full , empty , almostFull y almostEmpty .
Sin embarg...
Estoy tratando de sintetizar un circuito de Altera usando la menor cantidad posible de elementos lógicos. Además, los multiplicadores integrados no cuentan en contra de los elementos lógicos, por lo que debería estar usándolos. Hasta ahora el ci...
Estoy tratando de verificar un diseño escrito en VHDL usando las aserciones de SystemVerilog.
sin embargo, tengo un problema cuando tengo una señal 'X' no definida
Por ejemplo, aquí hay un código de un comparador:
entity FP_comparator_V2 is...
¿Cómo puedo estar seguro de que, al momento del arranque, mi módulo no obtendrá valores aleatorios de sus señales de control y escribirá en una dirección * antes de restablecer el módulo?
* (o cualquier cosa que no deba hacerse antes de res...