Me gustaría saber cuál puede limitar en general la frecuencia de reloj máxima de un circuito implementado en FPGA.
En el caso específico, estoy creando algunos filtros FIR utilizando Quartus y simulándolos en un FPGA de la familia Cyclone II....
Las respuestas a esta pregunta dice que Altera Quartus generará diagramas de bloque a partir de archivos Verilog. Soy usuario de Quartus Prime Lite Edition. ¿Cómo genero diagramas de bloques?
Estoy intentando integrar un esclavo SPI en VHDL (opencores)
enlace
la idea es conectar un microcontrolador y un FPGA
Estoy usando Quartus ..
más información:
microcontrolador diferente reloj 50 MHz, creo ..
La frecuencia de...
Obtuve un proyecto de Quartus con un contador de mod 22 usando 74193 de un amigo. Funciona bien cuando ejecuto una simulación antes de una compilación en mi PC, pero después de compilarla en mi PC, deja de funcionar correctamente. ¿Es posible ve...
Tengo dos chips de memoria de 64Kx8 que me he conectado a un FPGA configurado usando Qsys como un solo bloque de 64Kx16. He utilizado un controlador genérico de tres estados como interfaz, con el ancho de la dirección y el ancho de datos estab...
Me estoy enseñando VHDL (utilizando Altera Quartus Prime Web Edition) para que podamos incorporar un CPLD en un diseño. Solo lo he estado haciendo unos pocos días, pero hasta ahora el VHDL en sí parece bastante sencillo. Aprendí cómo diseñar ent...
library ieee;
use ieee.std_logic_1164.all;
entity ALU is
port(
input1: in std_logic_vector(31 downto 0);
input2: in std_logic_vector(31 downto 0);
reset: in std_logic; --Asynchronous Reset
operation: in std_logic_vector(3 downto...
He escrito la descripción RTL de un circuito en VHDL que es jerárquico y estoy usando Altera Quartus II; mi diseño cumple con el tiempo. Había establecido una restricción de frecuencia de reloj de 50MHz (período de 20 ns) usando create_clock por...
Primero, debo decir que todavía soy un principiante y que estoy aprendiendo VHDL, por lo que cualquier consejo es de mucha ayuda.
Lo que estoy tratando de hacer es controlar una imagen en un monitor VGA con un FPGA (Cyclone II), usando un arc...