Mis compilaciones de Altera Quartus muestran esta advertencia ...
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an...
A veces me encuentro con un problema con el Quartus de altera al que me gustaría una mejor solución. A veces utilizo la interfaz gráfica para el diseño y tengo un bus que me gustaría sacar solo una ruta a un bloque. Por lo general, creo un bloqu...
Acabo de comenzar a usar Quartus para sintetizar un diseño VHDL que creé hace un tiempo. Dentro de este diseño hay cosas como DFF, decodificadores, etc. Noté que Altera tiene su propia IP con la misma funcionalidad.
¿Hay algún beneficio sign...
Cuando implemento una máquina de estado "segura" en Quartus, ¿cuál es la diferencia entre una máquina de estado normal / insegura?
Editar: Y esto es lo mismo que:
case state is
...
when others =>
nextState <= idle;
end...
Me gusta implementar un módulo simple sin usar ningún DSP en el FPGA. En otras palabras, me gusta que todo el diseño se implemente utilizando la lógica. ¿Hay alguna opción en Quartus Prime que me permita desactivar la asignación de multiplicador...
Un proyecto de Altera Quartus II consta de uno * .qpf y uno o más archivos * .qsf. El qsf parece ser una secuencia de comandos TCL como otras configuraciones y archivos de configuración relacionados con EDA (por ejemplo, xdc, sdc, ...).
¿Es...
(Tengo dos preguntas para ti al final.)
Estoy usando SystemVerilog para hacer varios ejercicios (para edificación personal) en el capítulo 7 de Diseño digital y arquitectura de computadora . Estoy usando Quartus II 13.1.2 Web Edition de Alte...
En mi diseño Verilog tengo un reloj de tablero de 25Mhz del cual obtengo un reloj de 100Mhz. Procedente de un Pin externo, tengo un reloj asíncrono de 4.77 Mhz que debería controlar la lógica y sincronizarse antes (utilizando el reloj principal)...
Encontré un recurso en Ejecución automática de scripts así que sé cómo crear un script .tcl que se ejecuta cuando se completa la compilación. Me gustaría saber qué debe haber en ese script .tcl para programar automáticamente el archivo .sof ge...
Compré en la placa de desarrollo ebera Altera Cyclone II EP2C5T144. Vino con USB Blaster. Estoy usando Quartus II 13.0sp1.
El FPGA está programado con la configuración predeterminada como debería (los LED parpadean en el tablero).
Parece que...