Me gusta implementar un módulo simple sin usar ningún DSP en el FPGA. En otras palabras, me gusta que todo el diseño se implemente utilizando la lógica. ¿Hay alguna opción en Quartus Prime que me permita desactivar la asignación de multiplicadores a los DSP?
Si no, ¿puedes introducir una buena implementación para un multiplicador que pueda usar y engañar a Quartus Prime para implementarla usando la lógica?
Hay dos formas de lograr lo que deseas. Una es la configuración del proyecto, por lo que afectará a todo el diseño, lo que puede o no ser deseable. La otra forma es específica del módulo usando atributos.
Abra la configuración del proyecto y navegue a la pestaña "Configuración del compilador" a la izquierda. Haga clic en el botón "Configuración avanzada (Síntesis)" para abrir la ventana de configuración avanzada.
Busque la opción "Equilibrio de bloques DSP" y seleccione "Elementos lógicos".
Esto deshabilitará completamente la deducción automática de bloques DSP, en lugar de forzar a todos los multiplicadores inferidos a implementarse en lógica.
La alternativa específica del módulo es usar Verilog multstyle attribute para informar Quartus que quieras usar multiplicadores basados en lógica. Para hacer esto, agregue la siguiente línea directamente sobre la definición del módulo:
(* multstyle = "logic" *)
Por ejemplo, podría tener:
(* multstyle = "logic" *) module someMultipler ( ...
Esto le dirá a Quartus que use la lógica para cualquier multiplicador en este módulo.
También puedes hacer lo mismo para solicitar bloques DSP, usando (* multstyle = "dsp" *)