Actualmente estoy trabajando en un dispositivo que conecta una tarjeta SD a un FPGA.
Tengo que averiguar cuánto tiempo tarda la tarjeta SD en cambiar entre los modos de lectura y escritura.
Ya he buscado las especificaciones de la tarjeta...
Necesito ayuda para mostrar un texto corto en una pantalla hdmi conectada a la placa (2 caracteres), ya experimenté con xapp495 pero aún no sé cómo hacerlo.
Entiendo que puede ser necesario guardar los caracteres como imágenes en la memoria o...
Estoy tratando de simular un componente ISERDESE2 con VIVADO
Modo de red
DEG
8 bits de ancho.
Yo emulo el comportamiento del ADC:
CLK y CLKDIV están alineados en fase, CLK tiene sus transiciones alineadas con el centro del ojo de datos.
En el pu...
Estoy intentando hacer un controlador para el termopar IC MAX31855.
Mi FPGA funciona a 50MHz y este IC funciona a 5MHz, así que estoy usando un divisor de frecuencia para obtener la señal de reloj de 5MHz.
Ahora el IC está enviando a la FPGA...
Quiero usar un ISERDESE2 para deserializar un flujo de bits de un ADC, pero el reloj del ADC que muestrea los bits es discontinuo, permanece en '0' entre dos palabras enviadas.
¿Es esto un problema si intento utilizar este reloj como la entrada...
Estoy utilizando la multiplicación de dos números de punto fijo: Q1.11 y Q1.18 y obtengo Q1.18 como resultado de FPGA en VHDL.
Como resultado de la multiplicación, recibiré Q2.29 - vector de 31 bits donde los dos bits más altos representarán...
Utilizando Vivado 2017.4, estoy tratando de usar una señal de reloj generada por el Asistente de Clocking IP. Copié la instanciación y el bloque de código de componente de la plantilla de Creación de instancias, pero recibo algunos errores relac...
Isue: No se reciben paquetes ACK después del procedimiento de configuración
Posible motivo: USB PHY se ha configurado mal o es una mala interpretación de la representación de líneas de datos
Pregunta : ¿Qué debo hacer para averiguar el...
Estoy intentando programar esta funcionalidad en un FPGA Xilinx; sin embargo, cuando lo programo para hacer esto, no obtengo salida.
Mi situación es la siguiente:
Tengo 12 bits de datos (en paralelo): los primeros 6 bits son una secuencia...
Estoy diseñando FFT de 8 puntos por radix 2 usando verilog. Estoy usando la unidad mariposa 2 radix con 8 bits de entrada y salida. Espero ser de 8 bits para poder usar esta estructura una y otra vez para más personal. Estoy aplicando DIT. Si co...