Preguntas con etiqueta 'fpga'

0
respuestas

No puedo administrar el uso de la serie en RZ-EasyFPGA A2.2

por alguna razón no puedo usar el puerto serie en mi FPGA. He hecho muchos intentos y claramente estoy haciendo algo mal. Mi intento es construir un sistema "nios2 + onchip memory + uart" utilizando el diseñador de plataforma. Una vez que lo...
0
respuestas

conector FMC en AC701 y administración del reloj

Estaré usando la placa FPGA AC701. enlace Necesito usar los pines del conector FMC para conectar las salidas de 8 ADC a las entradas del FPGA (41 pares de señales LVDS) 9 de estos 41 pares son relojes LVDS utilizados en mi diseño para muest...
0
respuestas

Convertir LVDS paralelo a csi-2

Tengo una cámara que emite datos paralelos y quiero interactuar con el módulo iMX6 que acepta datos de cámara CSI-2. ¿Hay alguna lista & Soluciones baratas para convertir el paralelo en CSI-2. Lattice tiene algunas soluciones FPGA pero...
1
respuesta

Cómo reducir o eliminar el ruido cuando se usa un ADC para muestrear el bus CAN

Estoy trabajando en un proyecto para muestrear mensajes CAN basados en un tablero Xilinx Spartan-6. Quiero obtener la información de tiempo de los mensajes CAN. El esquema del módulo de adquisición de datos se muestra a continuación. El módul...
0
respuestas

Escribir en una tarjeta SD con un FPGA

Estaré usando el siguiente FPGA enlace Tengo un módulo que tiene 16 std_logic_vector (13 downto 0) salidas Los valores de estas salidas están cambiando cada 50 Mhz en cada flanco ascendente de mi FPGA_clock. Quiero almacenar estos datos en una...
2
respuestas

¿La ubicación de IOB / BUFGMUX del reloj no óptima se puede corregir en software o hardware?

Recibo este desagradable error al sintetizar mi diseño utilizando ISE Studio para Spartan-6: ERROR:Place:1108 - A clock IOB / BUFGMUX clock component pair have been found that are not placed at an optimal clock IOB / BUFGMUX site pair. The...
2
respuestas

PLL vs Oscilador de cristal de frecuencia más alta para fpga [cerrado]

Necesito una frecuencia de reloj de 100MHz para implementar mi diseño HDL en un FPGA. ¿Es mejor usar una placa FPGA con un oscilador de cristal de 100MHz o usar PLL para aumentar la frecuencia? ¿Cuáles son las ventajas y desventajas de ellos?  ...
0
respuestas

¿Cuál es la función de la entrada DE del controlador de video HDMI ADV7511?

Necesito entender las entradas de datos, DE, VSYNC, HSYNC y CLK de controlador de video ADV7511 . Los necesito para programar la tarjeta FPGA (Xilinx Kintex KCU116) que tiene este chip de video. El manual de FPGA dice que usa ADV7511 para propo...
0
respuestas

¿Cómo puedo canalizar el bucle de retroalimentación sin dañar la funcionalidad?

Tengo un diseño en Simulink que contiene varias lógicas aritméticas en un bucle que limita la frecuencia general del diseño. ¿Cómo puedo canalizar el bucle de retroalimentación sin dañar la funcionalidad? He leído algunos artículos sobre una...
1
respuesta

deserializar datos de alta velocidad

Estoy intentando deserializar los datos que salen de un LM98640 en palabras de 14 bits: Adjunto puede encontrar una figura de las señales del LM98640. enlace (Figura 24 página 31) Necesito deserializar las señales TXOUT1 y TXOUT2: Tam...