Seguí AMBA 3 APB specification para diseñar mi Esclavo APB. La lectura desde el esclavo requiere varios ciclos de reloj para que los datos estén listos para el bus, así que configuro mi señal PREADY para un ciclo de reloj cuando los datos son...
No estoy familiarizado con los FPGA y no he usado VHDL durante 21 años, así que empezando de cero.
Me pregunto si lo siguiente es posible / sensato.
FPGA ejecuta n "pequeños" núcleos de microcontroladores independientes, por ejemplo, AVR...
Tengo una pregunta de duda. Sé que puedo usar "inout ports" para conectarme a un pin, pero ¿puedo usar "inout ports" para conectar internamente 2 módulos?
Lo pregunto porque escribí un controlador SRAM y un modelo HDL de la SRAM, y recibo est...
Tengo una duda ... El error se produjo porque el rango debe estar delimitado por una expresión constante cuando se compila la siguiente línea
X = en [i + 2: i] + 1'b1;
En [i] = - 1;
Por favor, dime cómo resolverlo?
Tenía curiosidad si es posible, o si hay algún daño, podría ser una mejor pregunta, ¿bifurcar una señal de entrada dentro de un diseño de FPGA para múltiples usos? Lo que estaba buscando hacer en mi diseño es esto:
Tengo una connection_input...
No puedo descubrir cómo implementar un ADPLL en un FPGA que puede tomar una entrada periódica arbitraria y bloquear su frecuencia (cierto rango finito está bien) y la fase. Una salida de onda cuadrada servirá.
Como primer paso, pensé en asumi...
¿El procesador no normaliza los números en la notación IEEE 754 y normaliza el resultado después del almacenamiento o se realizan las operaciones aritméticas en los números como están?
Lo pregunto porque en caso de multiplicación, digamos que lo...
48 buses SPI separados que pueden funcionar a 30 MHz ... pero probablemente solo necesito 100 Khz, ya que solo necesito que se actualicen a una velocidad de 1Khz ... ¡Sin embargo! Me gustaría que funcionen lo más rápido posible.
Estoy investi...
Estaba estudiando un esquema de un programador de dispositivos universal de 48 pines , y aunque la mayoría me parece bastante sencillo, tengo problemas para entender las razones detrás de algunas de las decisiones tomadas por el autor original...
Necesito implementar Modbus RTU en FPGA (Cyclone 3). Básicamente veo dos formas de hacer eso. El primero es codificarlo en VHDL y no parece ser tan difícil al principio. Pero he mirado a través de Internet y, por lo tanto, no he encontrado ningú...