Soy un novato en las plataformas VHDL y FPGA. Tengo una placa Nexys-2 Spartan 3E FPGA que se proporciona con una ROM Flash de 16 MB. Quiero precargar las primeras 10-20 ubicaciones de memoria de esta ROM, cada ubicación con unos datos de 16 bits...
Lo siguiente se solicita en el contexto de los FPGA de Xilinx (mi experiencia), pero también puede aplicarse a tecnologías similares ofrecidas por otros proveedores.
Fondo: Al escribir restricciones para FPGA I / O, hay restricciones OFFSET...
Nunca he usado E / S diferenciales en FPGA (XC3S400). Siempre uso PlanAhead para la planificación de pines. Cuando hago clic en un pin específico, tiene todos los estándares de extremo único pero no existe ninguno de los estándares diferenciales...
¿Quiero obtener el oscilador estable opcional para el Basys-2 pero no sé cuál sería la mejor opción para 50 MHz y 100 MHz? ¿Alguien ha comprado y usado alguno? Si es así, ¿cuál es el número de pieza?
Soy nuevo en el diseño y la codificación con el software FPGA de la edición 13 de Altera Quartus II versión 13.
Estoy tratando de dividir mi diseño en bloques de servidores para hacerlo más manejable.
¿Cómo defino una salida de una puerta en...
Estoy intentando contar los pulsos de un codificador de cuadratura en un FPGA de Altera. Creo que tengo mi contador configurado correctamente (el siguiente diagrama de circuito, siguiendo este tutorial ), pero cuando enciendo mi codificador, el...
Estoy migrando un diseño de trabajo de Altera DE2 a Altera DE2 -115 y estoy teniendo problemas. Primero, todo funciona con DE2, tal como se menciona en los ejercicios haciendo lo que se indica. Ahora quiero que los diseños trabajen también con...
Quiero diseñar un pequeño osciloscopio que sea capaz de analizar señales de hasta 1 MHz utilizando un FPGA Xilinx. Quiero usar la interfaz VGA para mostrar las señales. ¿Es posible obtener un buen resultado utilizando solo FPGA y una RAM externa...
Estoy tratando de implementar Square Law Device en Virtex 5 Family FPGA, pero antes de grabarlo en la FPGA intentaba simularlo en el kit ISE de Xilinx. No estoy seguro de si el código es correcto o no, pero aquí está el procedimiento que seguí:...
Hace un tiempo, agregué una función a GNU binutils para convertir archivos a archivos mem verilog, adecuados para leer con $ readmemh. La salida está muy cerca de lo que podría obtener con la utilidad data2mem de xilinx. Estoy usando ambos siste...