¿Por qué los estándares diferenciales no existen en FPGA PlanAhead?

Navega tus respuestas
0

Nunca he usado E / S diferenciales en FPGA (XC3S400). Siempre uso PlanAhead para la planificación de pines. Cuando hago clic en un pin específico, tiene todos los estándares de extremo único pero no existe ninguno de los estándares diferenciales (como LVDS-25, DIFFxxx, ...). Cuando intento escribir manualmente estos estándares en los cuadros correspondientes, recibo un error (la línea se pone roja y el guardado se detiene).

¿Qué me estoy perdiendo?

Creo que es posible asignar una E / S diferencial en el archivo .ucf, ¡pero no conozco la sintaxis!

    
pregunta Aug

1 respuesta

1

¿Estabas tratando de asignar esos pines como salidas? Los FPGA de Xilinx Spartan3 tienen una restricción de que las salidas estándar diferenciales se pueden asignar a los Bancos 0 o 2 solamente. Solo unas pocas combinaciones de IOSTANDARDS también son posibles en esos bancos. Para obtener más detalles, consulte la sección "Compatibilidad con bancos estándar de E / S diferenciales" en el capítulo 10 en UG331.

No estoy seguro de por qué el estándar diferencial no se muestra en la opción "Crear puertos IO" en PlanAhead. Sin embargo, si desea asignarlo a través de .ucf, puede utilizar esta sintaxis:

NET LOC = | IOSTANDARD = LVDS_25; NET LOC = | IOSTANDARD = LVDS_25;

Este ejemplo asume que usted está tratando de usar 2.5V LVDS IOs. Si está intentando utilizar otro IOSTANDARD, sustituya la palabra clave por el estándar respectivo.

    
respondido por el Avin

Lea otras preguntas en las etiquetas

Unión PN de tensión inversa (¿cómo funciona?) Conecte el teléfono de 2 líneas a un sistema de 4 líneas