Le pedí a Xilinx una lista así, pero no tienen una lista completa. Deseo asegurarme de que todos los archivos de entrada estén en control de código fuente y todos los archivos de salida no. Esto es con 13.1-13.2 con ISE y PlanAhead
Parte de l...
Deseo asegurarme de que los archivos de entrada estén marcados en el control de origen para que yo (u otros) puedan compilar, recrear, ramificar / modificar un diseño. Sin embargo, con PlanAhead, los mismos sufijos se utilizan para los archivos...
En realidad, estoy migrando algunos proyectos maduros de Xilinx ISE a Xilinx PlanAhead. Necesito aprovechar las secuencias de comandos TCL y la partición de PlanAhead.
Estos proyectos ISE están bajo control de versión en un repositorio SubVer...
He estado haciendo un proyecto que involucra la reconfiguración parcial de un FPGA desde hace algún tiempo. Tengo problemas para entender qué se entiende por términos como 'archivo de bits parcial', 'flujo de bits', etc. ¿Cómo puede ser parcial...
A continuación se muestra el resumen de utilización del dispositivo para el diseño ( Zynq 7010 ) y el uso de Slice LUTs supera el número disponible. Anteriormente, era del 82% y ahora supera después de agregar un bloque de código de suma de comp...
En una secuencia de comandos de PlanAhead TCL, necesito saber la puntuación de tiempo de una ejecución de implementación completada.
He encontrado una forma antigua de haz esto desde 2012 . La solución se lee directamente en el archivo de in...
Nunca he usado E / S diferenciales en FPGA (XC3S400). Siempre uso PlanAhead para la planificación de pines. Cuando hago clic en un pin específico, tiene todos los estándares de extremo único pero no existe ninguno de los estándares diferenciales...
Quiero crear una restricción de ubicación para implementar todo mi diseño en la región específica del FPGA (por ejemplo, en la esquina izquierda). Leí el enlace y escribo este código en mi archivo ucf :
INST "*/*" AREA_GROUP="pblock_my...
Mi proyecto en PAhead 14.7 tiene 6 ejecuciones de síntesis diferentes y 6 ejecuciones de implementación. Cada ejecución de ejecución tiene su propia ejecución de síntesis padre. Las diferencias entre las ejecuciones de síntesis son algunos pará...