¿Puedo reutilizar los pines DATA0 & ¿DCLK en mi aplicación como interfaz FPGA SPI una vez completada la configuración (PS)?
Estas son las opciones de pin de doble propósito:
si configuro "use as Regular I / O", podré configurar des...
En "IEEE Std 1800-2012 SystemVerilog", pág. 668, encuentro esto:
module mh11(output integer x); // output var integer x
Me pregunto por qué es predeterminado 'var' pero no 'net'? ¿Qué regla lo define o solo es la regla?
Tengo un archivo de origen VHDL de módulo superior, que tiene algunas instancias de módulos de nivel inferior (VHDL) y señales que conectan estos módulos de nivel inferior. ¿Cómo puedo generar un esquema para esto? Quiero decir, me gustaría ver...
Estaba revisando las características de un núcleo de acelerador de gráficos-IP. Y una característica importante de este acelerador de gráficos es el "rectángulo de recorte configurable". ¿Puede alguien ayudarme a entender qué es esto?
Recuerdo que hace un tiempo, vi algunos circuitos Theremins basados en Digital de la Universidad de Glasgow ...
enlace
¿sería posible hacer un theremin utilizando un FPGA?
Estoy tratando de escribir lógica para almacenar datos de activación. Por ejemplo, estoy usando un contador de 3 bits como generador de direcciones para almacenar muestras de datos. Cuando tengo un evento desencadenante, quiero almacenar las 4 m...
En algunas capturas de pantalla vi que las personas tenían módulos VHDL dentro de otro módulo VHDL en la ventana de Orígenes en ISE Project Navigator. Cada vez que intento agregar un nuevo módulo VHDL (usando RMB - > Nueva fuente ...) se crea...
Me gustaría desarrollar una aplicación con nRF8001 DevKit . El emulador maestro de este kit es un USB Dongle y originalmente está diseñado para la conexión a PC. Mi objetivo final para el proyecto es ejecutarlo en un FPGA (posiblemente a través...
Tengo un tablero digital Nexys 4 que estoy usando para aprender Verilog. He escrito un código que requiere conectar un altavoz de audio a la placa para evaluar. ¿Cuál es el altavoz que se puede utilizar para la placa Nexys 4?
Manual de Nexys 4:...
Estoy usando ap_axiu de ap_axi_sdata.h en Vivado HLS como lo vi en algún ejemplo para transmitir datos a través del AXI DMA.
Estoy definiendo mi valor de esta manera:
typedef ap_axiu<32,4,5,5> AXI_VALUE;
Sin embargo, y aunque puedo...