Estoy intentando deserializar los datos que salen de un LM98640 en palabras de 14 bits:
Adjunto puede encontrar una figura de las señales del LM98640. enlace (Figura 24 página 31)
Necesito deserializar las señales TXOUT1 y TXOUT2:
También se emite un reloj diferencial (TXCLK) con transiciones alineadas con el centro del ojo de datos. Tasas de transferencia de datos desde 80 Mbps hasta 640 Mbps.
(TXOUT1 y TXOUT2 cambian tan rápido como un reloj de 640 MHz)
¿Qué tipo de FPGA debo usar para trabajar a estas tasas?
¿Puedo usar chanclas para capturar los datos y un registro de desplazamiento de 14 bits de ancho para incluir esto en palabras de 14 bits de ancho?
¿O es más complejo a estas tasas? Voy a enfrentar problemas de metastabilidad ya que asumo que enfrentaremos el cruce de dominios de tiempo entre el reloj que muestrea los DATOS del LM98640 y el reloj del FPGA.
Los datos deserializados se proporcionarán a un DAQ de NI o se almacenarán en una RAM.
¿Qué tipo de FPGA xilinx debo usar?
Gracias por tu ayuda