Estoy tratando de hacer un alternador de bits simple con el fin de aprender cómo usar verilog para el diseño FGPA y cómo simular en modelsim. Aquí está mi código:
module top (
input wire clk,
output reg data
);
initial begin
data...
Esta es mi tarea: "Dada la función \ $ f (x_1, x_2, x_3) = \ sum (2,3,4,6,7) \ $ Muestra cómo se puede realizar utilizando dos LUT de 2 entradas . Dé la tabla de verdad implementada en cada LUT ".
Al principio parece muy simple, ¡pero esta es...
Background
Estoy tratando de estimar la velocidad de un codificador de cuadratura con la siguiente ecuación
v = Δx/Δt
Δx es un entero con signo de 16 bits y Δt es un entero sin signo de 16 bits. | Δx | se garantiza que sea < = Δt para...
¿Es posible inferir de manera eficiente una RAM con puertos "peek" aparte de los puertos estándar habituales?
Una memoria RAM de 32 bits x 4 puede tener un puerto para mirar los datos justo antes de los datos actuales a los que accede la dire...
Me gustaría conectar el núcleo SPI IP de Microblaze en una placa personalizada, pero tengo un problema.
Necesito un reloj de 100-400 KHZ, pero el reloj del sistema es de 100MHz y SPI Clock es de 6.25 MHz.
¿Es necesario reducir la frecuencia de c...
Estoy usando un archivo XDL para analizar el flujo de bits de un FPGA spartan3e, hice los siguientes pasos:
Configuré un solo PIP para el archivo XDL y genero el archivo de flujo de bits.
Configuré un archivo XDL completamente vacío sin PI...
Necesito diseñar divisor de frecuencia de 50MHz a 200Hz usando FPGA. Estoy usando Xilinx y el lenguaje que usé es el lenguaje VHDL. Me quedé atascado porque no puedo obtener la salida. Entonces, ¿alguien me puede ayudar? Aquí adjunto mi código....
Acabo de usar una IP en el catálogo de IP llamada Multiplicar acumular. Esta IP se supone que multiplica 2 entradas y acumula el resultado. Hice un módulo de control para él (mac_control) donde instalé esta IP (mac: entity work.MAC port map ...)...
Soy un diseñador de FPGA con experiencia en tecnología de la información y, por lo tanto, estoy acostumbrado al desarrollo de GIT y Test Driven para los diseños de FPGA. Por supuesto, el flujo fue automatizado por los scripts de creación, por lo...
Estoy tratando de integrarme con Raspberry Pi (RPI) y VC707 (placa FPGA de Xilinx).
El VC707 tiene dos puertos GPIO SMA pero su voltaje de entrada es de 1,8 V según el manual.
Como el voltaje de salida de RPI es 3.3V, necesito cambiar el v...