Necesito probar diferentes circuitos integrados de lógica 74lsxxx a través de un FPGA. Como ejemplos, sumadores de 4 bits, contadores, etc., que son más complejos que los IC de lógica primitiva. Y consume mucho tiempo y es propenso a errores de...
Hasta ahora nunca he tenido la necesidad de escribir en un archivo al hacer un banco de pruebas en vhdl. Ver las señales que se están trazando siempre ha sido suficiente hasta ahora.
¿Alguien podría darme un caso o la razón por la que escribi...
Aunque esta es una pregunta muy específica, creo que alguien de este sitio podría dar información interesante.
Estoy usando un SFF SDR de Lyrtech
Estoyintentandogenerarunarchivo.bitutilizandounarchivo.vhdyunarchivo.ucf.Miprogramaesmuysimpleye...
Si el título está fuera de lugar, lo explicaré.
Algunos dicen que si quieres una CPU personalizada, puedes "personalizarla" con un campo programable IC, AKA, campo programable gate array.
¿Pero hasta qué punto? ¿Y es más y más bajo el cron...
En mi diseño de FPGA, tengo algunas señales de entrada que deben retrasarse considerablemente antes de que lleguen al primer registro cronometrado. Hay elementos de retardo cerca de los pines para exactamente ese propósito, pero su retardo máxim...
Estoy tratando de entender cómo un pin de transceptor puede funcionar realmente a, por ejemplo, 2.5GHz, dado que la velocidad de reloj de un FPGA es mucho más lenta. Según tengo entendido, para transmitir datos debe sincronizar los pulsos de mod...
Se trata del diseño de un esquema de compresión / descompresión JPEG en un Altera FPGA. Es posible tener una cámara o tarjeta SD para la entrada de imágenes y TV o tarjeta SD para la salida de imágenes. Sin embargo, estas interfaces introducen s...
Tengo la tarea de manejar un IC que desea señales de entrada de 5V desde un FPGA (salidas de 3.3V). Ahora, la parte más desalentadora de esto son los requisitos de velocidad de respuesta, con tiempo de subida \ $ t_r = 1.5 \ text {ns}, \ $ tiemp...
Cuando intento programarlo, específicamente con VHDL, estoy tratando de comprender exactamente qué sucede en un FPGA. Sé que todos los procesos externos de código se ejecutan simultáneamente, pero ¿qué ocurre con los procesos en diferentes archi...
Actualmente estoy trabajando en el diseño de FPGA que utiliza trace32 para interactuar con dispositivos jtag. Debido a que hay más de una vez un dispositivo JTAG en el diseño, estamos utilizando un enfoque en paralelo (no en cadena de margarita)...