La pregunta se trasladó a: enlace
Estoy implementando un módulo AXI4-Stream. El módulo utiliza tres bloques DSP (DSP49E1, UG479 - Xilinx). Para ejecutar el módulo a una frecuencia de 150 MHz, el diseño es una tubería que pasa sucesivamente...
Estoy tratando de implementar un filtro de paso bajo en Verilog para usarlo en un FPGA de Red Pitaya (Xilinx® Zynq®-7010).
El objetivo final es usar esto como parte de un sistema de bloqueo por láser que usa modulación de frecuencia, pero por...
Estoy implementando una matriz sistólica para un proyecto, cada elemento de procesamiento (PE) contiene muchos multiplexores en cascada debido a la resta del valor absoluto y al operador condicional, el código se parece a algo como esto:
reg[1...
Estoy conectando SRAM a FPGA (Spartan 6). Durante la configuración y durante los períodos en que FPGA estará inactivo (por ejemplo, me gustaría apagar FPGA cuando uC programará el flash externo) las líneas de dirección de SRAM no se activarán, p...
Soy un poco nuevo en VHDL, y espero que algunos de ustedes puedan ayudarme aquí.
Estoy intentando establecer una conexión entre un ADC, un LED y un componente de control.
El propósito de esta aplicación es convertir un valor analógico medi...
Estaba leyendo un artículo antiguo muy probable sobre el trabajo de Adrian Thompsons sobre el uso de la programación genética para generar soluciones de circuitos para tareas simples como la diferenciación de frecuencia.
Esto me hizo pregunta...
Tengo un proyecto FPGA de Xilinx que armé en Vivado 2014.4 (64 bits en Linux). El proyecto utiliza un MicroBlaze. He escrito mi firmware MicroBlaze en Xilinx SDK 2015.1. Mi hardware de destino es el Digilent Nexys4DDR con un Xilinx Artix-7.
H...
Después de crear la imagen de inicio de Linux desde el tutorial para el zedboard, intenté crear una aplicación de socket para hablar con la computadora. Zedboard sería el servidor y el programa en Visual Studio sería el cliente. Cuando intento e...
Estoy tratando de crear un circuito secuencial en una placa de desarrollo con un Xilinx Spartan3E XC3S500E en un paquete FT256. La placa tiene un oscilador de cristal de 50MHz conectado al pin B8, que está marcado como una entrada y GCLK en la...
He diseñado un Loop de Costas para la sincronización del operador en MATLAB, aquí está mi código:
% Siraj Muhammad
% 25/3/2015
% BPSK Demodulator
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
load RRC.mat
fc = 0.0500001;
phase_offset = pi/7;
N = length(r...