Soy un ingeniero eléctrico recién graduado con poco conocimiento sobre microprocesadores. He estudiado con procesadores PIC, Arduino, STM y TI e incluso con placas fpga. El problema es que mi trabajo sigue siendo superficial y quiero mejorar en...
EDITAR: para que quede claro, esto no pretende ser una pregunta de "compra". Estoy buscando la técnica correcta para construir un contador muy rápido.
=====
Estoy buscando un contador / temporizador IC con las siguientes capacidades:
&...
Actualmente estoy intentando implementar un diseño FPGA utilizando un reloj de 325 MHz, que escribe en el Controlador SDRAM de un Cyclone V 5CSEBA6U23I7 (Grado de velocidad 7).
Cuando ejecuto mi IP Core con 2 MHz, todo funciona bien, pero cuand...
Estoy intentando construir un contador con un reinicio de sincronización, que se mostrará en la pantalla de 7 segmentos en la placa fpga.
Vi algunas publicaciones sobre mi problema:
"texto cercano" si "; esperando un módulo final"
Pero...
Necesito diseñar un componente y elegir en qué FPGA lo implementaré.
Un módulo del FPGA será síncrono de una señal TXCLK generada por un componente externo, el LM98640 y la frecuencia de TXCLK es de aproximadamente 640 MHz.
He leído las ho...
Soy un EE mayormente analógico que está tratando de configurar un kit de desarrollo de fpga (terasic de0-nano) para girar los bits de control en algunas partes de control de pulso para las que estoy haciendo una placa de evaluación. Estoy usando...
Señor,
Cada vez que simulo mi código vhdl de 4 bits en Xilinx vivado 2015.2, aparece el siguiente mensaje de error.
ERROR: [VRFC 10-724] encontró '0' definiciones de operador "+", no se puede determinar la definición coincidente sobreca...
Estoy tratando de muestrear señales sinusoidales usando AD7928 , que es un 1 MSPS ADC. Está conectado a un FPGA de Altera Cyclone V y funciona a un reloj maestro de 20 MHz. La velocidad de datos es de 1.25 MHz y eso se debe al hecho de que el A...
Estoy creando un FSM en VHDL para implementar un módulo de transmisión en serie. Sin embargo, cada vez que lo sintetizo, arroja un montón del mismo error sobre la búsqueda de un ciclo de tiempo.
[Synth 8-295] found timing loop.
Sin embargo...