Tengo una pregunta sobre el envío de una señal de corta duración de un dominio de reloj más rápido a un dominio de reloj más lento. Estoy intentando implementar un búfer de marco dual en una memoria RAM de doble puerto (reloj dual). Una vez que...
Estoy interesado en hacer algunas cosas con FPGA, pero la mayoría de las fuentes llevan a un lenguaje de descripción de hardware. Personalmente, estoy más interesado en usar algo como enlace . Donde solo planeas tus puertas para poder ver cómo...
Preparando un ejercicio de laboratorio, donde tenemos la tarea de generar un reloj de 1 Hz fuera del reloj del sistema de 50 Mhz de un FPGA. Esto se debe lograr sin usar ninguna biblioteca además de ieee.std_logic_1164 y ieee.numeric_std.
La...
Tengo un sistema canalizado que genera muestras en serie en el puerto A:
b0 b1 b2 b3 b4 b5 b6 ....
En el puerto B quiero tener esto, al mismo tiempo que el puerto A:
b1 b2 b3 b4 b5 b6 ...
Prácticamente las salidas son estas:
A - &...
En una pantalla LCD de 16x2 hay 16 columnas y 2 filas de caracteres, cada carácter está compuesto por una cuadrícula de 40 píxeles. Mi pregunta es, ¿cada uno de estos personajes tiene su propio controlador que controla cada píxel simultáneamente...
Okey, intentemos esto de nuevo. El tablero con el que estoy trabajando es el kit de inicio Smartfusion2 (paquete M2S010-FG484). Enlace- > aquí . Mi pregunta principal es si puedo conectar una señal analógica a un pin de la placa base que pro...
Miré a mi alrededor en SE, pero no pude encontrar nada que funcionara correctamente para mí.
Estoy buscando una forma de convertir un signal_vector de 4 bits en un entero. Sin embargo también hago cálculos sobre señales. Esto significa que ne...
¿Funcionará este circuito de controlador de LED de drenaje abierto?
EldrenajeabiertoIOserigeporlasiguienteecuación0.5<=V_LED_OUT<=3.6V(abs_max)V_LED_OUTeselvoltajedesdeelpinIOdedrenajeabiertoatierra.ElFPGAes iCE40 Ultra . controlador...
¿Es posible que un FPGA conectado a través de PCIE a una CPU, acceda directamente a los periféricos (puertos USB, datos, Ethernet, etc.) conectados a la misma CPU a través de un chipset? Tenía en mente un sistema basado en Intel, con una placa b...
Esta es la salida de la simulación ISim:
Quierodisminuirtx_data_ctren1cuandoflags_from_clk_divcambiea4'b0000,porloquesda_flag_from_transmit_bytetomaelbitinicialdetx_data[7:0].Sinembargo,nopudeencontrarunamaneradehacerlo.Loquerealmentepregunt...