Hasta ahora nunca he tenido la necesidad de escribir en un archivo al hacer un banco de pruebas en vhdl. Ver las señales que se están trazando siempre ha sido suficiente hasta ahora.
¿Alguien podría darme un caso o la razón por la que escribiría en un archivo?
Hay muchas razones para hacer esto. Las formas de onda a menudo no son suficientes, especialmente si dicen que está haciendo algún modelo de comportamiento, si necesita ver el impacto de su implementación, o si hay demasiados datos ...
Un ejemplo podría ser que está diseñando un circuito de procesamiento de video que necesita implementar una salida específica y debe asegurarse de que su implementación de entero no presente ningún error significativo frente a una implementación de punto flotante. En primer lugar, esto puede que ni siquiera sea accesible dentro del tiempo de vida de una persona normal a medida que se desplaza por las formas de onda, necesita ver la imagen de este proceso de procesamiento.
Esto también te permite implementar tus propios scripts dentro de tu lenguaje de scripting favorito con todas las características de complemento agradable en lugar de usar la habilidad, o scripts TCL que no admiten algún paquete matemático agradable.
Y esto solo araña la superficie ...
Tuve que hacerlo en un banco de pruebas de un pequeño procesador. Básicamente, estaba proporcionando un archivo que contenía las instrucciones, el verilog / vhdl estaba leyendo el archivo y ejecutando las instrucciones. Luego hubo una instrucción especial del procesador, utilizada en ubicaciones estratégicas, que volcó los valores de registros actuales en un archivo de salida.
Cuando terminó la ejecución, simplemente estaba comparando el archivo de salida con una plantilla para verificar que la ejecución fue exactamente como se esperaba. De esta manera, podría automatizar las pruebas de no regresión.
Si no es nada más, desea escribir "APROBADO" o "FALLO" en STDOUT o en un archivo, lo que significa que necesita agregar cierta cantidad de comprobación a su banco de pruebas, no solo estímulos. De esta manera, cada vez que realice un cambio en su diseño, tendrá una manera rápida de saber cómo el cambio afectó la funcionalidad especificada. A medida que su diseño se vuelve más complejo, apreciará no tener que volver a inspeccionar todo manualmente una y otra vez.
Lea otras preguntas en las etiquetas fpga digital-logic vhdl verilog