Soy un diseñador de FPGA con experiencia en tecnología de la información y, por lo tanto, estoy acostumbrado al desarrollo de GIT y Test Driven para los diseños de FPGA. Por supuesto, el flujo fue automatizado por los scripts de creación, por lo que nunca fue necesario usar GUI. Incluso he usado algunas de las cosas que ofrece MyHDL (como probar directamente desde Python usando Numpy, usando clases de señales, etc.).
En mi trabajo actual, la sección está usando una entrada de diseño gráfico para HDL.
Tuve una presentación donde presenté mis inquietudes sobre este enfoque de diseño. De los cuales es que los archivos binarios son difíciles de versionar, la ineficiencia de la entrada gráfica y la falta de pruebas automatizadas. La falta de capacidad de script de la herramienta (el diseño resultante debe generarse mediante GUI ...) lo que lleva a la ineficiencia.
Pero los viejos ingenieros eléctricos parecen ser reacios a considerar siquiera el uso de VHDL simple con Flow con script, sin hablar de permitirme usar MyHDL en nuevos proyectos.
Por lo tanto, mi pregunta es para EE experimentados: ¿cómo fueron si alguna vez fueron persuadidos de usar el ingreso de texto sin formato? ¿Qué tipo de argumentos debo usar? Y para los más jóvenes, ¿qué argumentos utilizaron para deshacerse de la atrocidad gráfica de HDL?