Estoy usando un archivo XDL para analizar el flujo de bits de un FPGA spartan3e, hice los siguientes pasos:
- Configuré un solo PIP para el archivo XDL y genero el archivo de flujo de bits.
- Configuré un archivo XDL completamente vacío sin PIP en él y genero el archivo de flujo de bits.
- Compare las dos secuencias de bits anteriores poco a poco.
Realizo los pasos anteriores a todos los PIP en el FPGA para obtener una base de datos de todos los PIP. sin embargo, cuando intenté escanear un flujo de bits de diseño FPGA normal con esta base de datos PIP, encontré una inconsistencia. por ejemplo: el siguiente PIP:
pip CLB_X15Y7 OMUX2 - > BX0,
no se encuentra en la descripción XDL del diseño FPGA normal, pero todas las 3 posiciones correspondientes en el flujo de bits están "ACTIVADAS", lo que provocará una detección de falsos positivos de este PIP.
Me siento muy confundido acerca de esta situación.