Tengo una implementación completamente digital de un PLL. El problema que tengo es el ruido blanco que proviene del PFD (puede verlo como jitter de entrada). Me gustaría filtrarlo mucho, pero una implementación con un controlador PI lleva a una pendiente de solo 20 dB / década de rechazo de ruido proveniente del PFD.
¿Es posible mejorarlo? La restricción que tengo es sobre el rechazo del ruido VCO, que debería tener una pendiente de aproximadamente 40dB / década por debajo del ancho de banda del bucle de control
El modelo digital está compuesto por:
PFD = Kpfd
VCO (incluye un retraso de 1 muestra) = $$ \ frac {Kvco * T_s} {z-1} \ $$
PI = $$ \ frac {(K_p + K_i) * z - K_p} {z -1} $$ L = PFD * PI * VCO
La función de rechazo de ruido de entrada es $$ \ frac {L} {1 + L} $$ La función de rechazo de ruido VCO es $$ \ frac {1} {1 + L} $$
Los valores utilizados actualmente son Kp = 1500, Ki = 20, Kpfd = 2600 y Kvco = 0.15 con un Ts = 250us. Me gustaría tener una respuesta L / (1 + L) por encima de la frecuencia de corte superior a -20 dB / década
¡Gracias!