Implementé el oscilador a continuación utilizando puertas en cascada, no.
Quiero saber cómo puedo cambiar este circuito para que oscile solo para un número limitado de oscilaciones.
p.ej. Quiero que el circuito diseñado oscile solo 15 veces....
Actualmente estoy trabajando en mi primer proyecto Verilog para mi empresa.
Soy un ingeniero recién nombrado, por lo que mi experiencia es simplemente académica.
Perdóname si mi inglés no es perfecto, intentaré hacerlo lo mejor posible.
Nec...
Estoy tratando de diseñar un bucle simple de sistema de comunicación entre la PC y el FPGA virtex 5, para esto conecté un módulo BRAM con uart, estoy usando VHDL como el lenguaje de descripción del hardware, la memoria utilizada es un simple de...
Me encargaron la creación de una función "transiciones" que toma como entrada un valor de tipo std_logic de longitud arbitraria. El valor devuelto debe ser un número entero que registre el número de transiciones (0 → 1 o 1 → 0) a medida que esca...
Me gustaría ejecutar un código en mi FPGA (xilinx Zynq zc702) pero se atascó en medio del código.
Después de investigar, descubrí que debía tratarse de un problema de memoria porque declaraba una tabla doble ([2560]) y cuando minimicé el tamaño...
Estoy tratando de hacer una implementación de un diseño vhdl. Es una aplicación para el procesamiento de señales. ¿Alguien sabe cuál es la herramienta de desarrollo más rápida Xilinx System Generator o Xilinx ISE?
Gracias.
Exploré XIlinx IP para DDS , y puedo obtener 2 frecuencias diferentes (muestras ) basado en el reloj de entrada. Pero lo que quiero es modular la frecuencia del reloj.
Básicamente, cuando digo que tengo que modular el reloj, significa que la...
Sé cómo encender los LEDs fpga usando los botones y los interruptores. Todavía tengo problemas para averiguar cómo puedo recibir una señal de los botones a los conectores de expansión. Además, ¿cómo debo modificar el UCF?
Básicamente, ¿cómo p...
Aprendo en verilog con menos conocimiento y tratando de desarrollar más comprensión. Escribí un código simple de verilog y lo sinteticé e implementé. No tengo conocimiento de las tablas de búsqueda.
Cuando vi un resumen de diseño, se muestra c...