Tengo que escribir un código para el divisor de frecuencia de 161.24MHz a 8KHz en Verilog. Por favor ayuda a escribir un código.
Tengo que escribir un código para el divisor de frecuencia de 161.24MHz a 8KHz en Verilog. Por favor ayuda a escribir un código.
161.24 / .008 = 20155. Así que simplemente puede crear un contador de 15 bits que cuente hasta 20154 y generar su salida en base a eso. Si solo necesita pulsos de ciclo único, genere un pulso cuando el contador se desborda. Si necesita un ciclo de trabajo del 50%, use un comparador para generar un nivel alto cuando el contador esté en la mitad de su rango.
Lea otras preguntas en las etiquetas fpga frequency clock xilinx frequency-divider