Nota importante: no me estás ayudando a hacer mi tarea. Esto es para una competencia para estudiantes de ingeniería, que lo alienta a "usar su red";)
Tengo este patrón para un divisor de frecuencia que divide el reloj entre 5. Se supone que t...
Necesito un circuito lógico para tener una función como se muestra en la figura:
Unaseñaldeentradaaplicadaalfinaldelaentrada,quieroquesoloemitaelpulsodenúmeroimparylasalida0paraelpulsodenúmeropar.Parasimplificarestapregunta,supongaquelaseñaldeen...
Parece que hay muchas formas de tomar una señal de 32.768 kHz y convertirla en 1Hz.
Puedo usar un CD4060, pero aún tengo que agregar un flip-flop ... así que 2 chips "grandes" con exceso de funciones (potencialmente) no utilizadas allí. Seg...
En este documento , en semiconductor describe cómo diseñar una división por Sistema 3 utilizando un Mapa de Karnaugh:
Specify, Divide By 3,
50% duty cycle on the output
Synchronous clocking
50% duty cycle clock in
Using D type Flop flips and...
Tengo un problema peculiar relacionado con el divisor de frecuencia CD4521 del cual uso dos en una configuración redundante como se muestra en mi fragmento de esquema a continuación:
Notéquemientraslosdispositivossemantieneninactivos(RESTA...
Necesito diseñar divisor de frecuencia de 50MHz a 200Hz usando FPGA. Estoy usando Xilinx y el lenguaje que usé es el lenguaje VHDL. Me quedé atascado porque no puedo obtener la salida. Entonces, ¿alguien me puede ayudar? Aquí adjunto mi código....
Soy un aficionado y busco reducir la frecuencia de la señal utilizando chancletas tipo D. Tengo un diagrama de circuito para un 4013 IC pero me gustaría usar un 74HC74 y no entiendo si es posible.
De wikipedia :
7474 son un flip-flop dis...
Tengo este circuito y tengo que sacar la "S", pero no tengo idea de cómo La condición inicial es D0 y Q1 = 0
Ysolotengoloquesupongoqueesq0,yconesosupongoqueSes0yluegotodo1,peronoestoyseguro.Esperoquemepuedasayudar.Gracias.
¿Cómo se puede implementar un divisor de frecuencia para altos voltajes? ¿Es posible hacerlo barato y compacto?
Una aplicación sería montarla entre la salida de los balastos de lámparas fluorescentes (con 20kHz a un voltaje alto por encima de...
Estoy implementando algunos módulos usando VHDL y para algunos de ellos necesito la señal de reloj global del FPGA, y para algunos otros debo actualizar a dos frecuencias diferentes. Una solución común a esto es usar divisores de frecuencia basa...