Preguntas con etiqueta 'frequency-divider'

0
respuestas

¿es posible utilizar la salida invertida de CD4013 IC mientras se encuentra en la configuración del divisor de frecuencia?

No estoy teniendo éxito con el uso de la salida "no Q" del CD4013 enlace cuando el CD4013 está conectado para la división de frecuencia como se muestra a continuación: NecesitotantoQcomo"no Q" para conducir un puente H, y guardaría agregar...
0
respuestas

D Flip Flop Divide por 2 contadores sin realimentación de salida, ¿es posible?

Soy consciente de que uno puede hacer fácilmente un contador de división por 2 para un reloj de entrada alimentando la salida invertida en la entrada de un D Flip Flop, sin embargo, Tengo la tarea de lo siguiente.    Diseñe un flip-flop de...
2
respuestas

¿Cómo corregir un exceso de voltaje en la salida del divisor de reloj?

Estoy tratando de hacer un circuito divisor de reloj en cuadratura dividida por 6 en cadencia. Logré completar el circuito y obtuve la forma de onda correcta; sin embargo, debido a alguna razón, estoy obteniendo un exceso de voltaje en una de la...
1
respuesta

divisor de reloj secuencial

Soy nuevo en la programación VHDL. Quiero tener un divisor de frecuencia de una señal de reloj de entrada por 2 enteros consecutivos x, y cada uno de ellos dura 2 ciclos. En realidad lo escribí solo para x. ¿Cómo puede durar el ciclo del reloj d...
1
respuesta

Código Verilog para el divisor de frecuencia 2 [cerrado]

Tengo que escribir un código para el divisor de frecuencia de 161.24MHz a 8KHz en Verilog. Por favor ayuda a escribir un código.