Estoy trabajando en un proyecto para muestrear mensajes CAN basados en un tablero Xilinx Spartan-6. Quiero obtener la información de tiempo de los mensajes CAN. El esquema del módulo de adquisición de datos se muestra a continuación.
El módul...
Nuestra tarea es diseñar una ALU de 4 bits en VHDL con Xilinx y tengo problemas en el diseño de la ALU de 1 bit. Encontré un ejemplo en Internet que se usa con las declaraciones de selección de "Argumento", aquí está el ejemplo:
FullAdder: One...
Estoy intentando deserializar los datos que salen de un LM98640 en palabras de 14 bits:
Adjunto puede encontrar una figura de las señales del LM98640.
enlace
(Figura 24 página 31)
Necesito deserializar las señales TXOUT1 y TXOUT2:
Tam...
Quiero generar una onda sinusoidal con una amplitud de 2.5 con una frecuencia de 50 Hz, que se debe enviar a un sistema PWM utilizando el conjunto de bloques Xilinx en Matlab. Intenté dar una onda sinusoidal utilizando una puerta de enlace en...
Queríamos que el PCIe de Xilinx conectara el usuario Logic (xHCI Host Controller) a la PC a través del puente PCIe. He adjuntado nuestro diagrama de bloques del sistema.
Por favor, ayuda sobre cuál usar entre estos dos ...
1) Bloque integr...
Estoy implementando un PWM de múltiples referencias para un inversor multinivel. Estoy usando el conjunto de bloques Xilinx para la simulación. Necesito usar la declaración if else . ¿Existe algún otro método que no sea MCode para implemen...
Isue: No se reciben paquetes ACK después del procedimiento de configuración
Posible motivo: USB PHY se ha configurado mal o es una mala interpretación de la representación de líneas de datos
Pregunta : ¿Qué debo hacer para averiguar el...
¿Cómo puedo comparar dos enrutamientos en ISE (plan a continuación, editor de fpga, ...)?
Tengo el mismo código Verilog con dos ubicaciones (archivo UCF diferente)
Quiero saber si el enrutamiento entre bloques y LUT (y otros) es igual o no.
B...
Quiero crear una restricción de ubicación para implementar todo mi diseño en la región específica del FPGA (por ejemplo, en la esquina izquierda). Leí el enlace y escribo este código en mi archivo ucf :
INST "*/*" AREA_GROUP="pblock_my...
Estoy tratando de crear un juego de serpientes en un Xilinx Artix7 FPGA, y una de las cosas que quiero comprobar es si la serpiente ha chocado consigo misma. Necesito realizar esta comprobación entre las actualizaciones del juego para saber en l...