Estoy escribiendo un código VHDL para un entero a flotador convertidor usando variables. Lo he simulado y los resultados coinciden con las expectativas. Sin embargo, cuando busco compilar y sintetizar utilizando Precision RTL de Mentor Graphics,...
En el libro de Ashenden he visto que la recursión en VHDL es posible ... sin embargo, me preguntaba: ¿cómo debería ver la recursión en términos de rendimiento? En el lenguaje de programación convencional, la recursión implica el uso de memoria d...
Hola chicos en el siguiente proceso, ¿cómo se debe interpretar la asignación retrasada?
clk_process : process
begin
clk <= '0','1' after 5 ns;
wait for 10 ns;
end process;
Se interpreta como ...
clk se establece en '0'...
He escrito un código para verificar la diferencia en la asignación de resultados antes del "proceso final" y después del "proceso final" en VHDL. Y los resultados de la simulación que he publicado con ella.
Lo que encontré es asignar salida
1:...
He hecho un divisor de clk usando un contador de johnson de anillo con D flip flop en VHDL. El punto es que la salida de la señal hace un aumento momentáneo e inesperado durante un cambio de período. Como puede ver en el círculo rojo, hay un aum...
A veces estoy realmente confundido por el uso abusivo de la jerga en los artículos y libros de diseño de EDA / VLSI. Sin definiciones precisas, le toca al lector hacer una interpretación que es muy ambigua e incorrecta a veces
Me gusta,...
Tengo que restringir un FPGA de Lattice Semiconductor y tengo algunas dudas sobre la restricción de múltiples ciclos descrita aquí . Tengo el siguiente RTL:
Básicamente,esuncontadorqueseactivamedianteundetectordeflancoascendente.Cadavezqueunase...
Entiendo que el problema de hacer coincidir dos listas de red podría reducirse al problema de isomorfismo del gráfico, que es NP-intermedio. Aparte de eso, ¿cuáles son los resultados de complejidad de algunos de los algoritmos de coincidencia de...
Soy novato para la codificación vhdl. Estoy implementando BZFAD que es un multiplicador de baja potencia.
En el diagrama de bloques como se muestra a continuación, tengo un bloque de transistor (M1) cuya entrada se maneja desde el contador...
Estoy codificando un control de pantalla para el Spartan 3E. Dispone de 8 LEDs. Cuando la señal de estado de la ALU (de otro bloque) es "00", las MSB y las LSB se multiplexan en el tiempo por un segundo cada byte. Cuando el estado no es "00", un...