He terminado de escribir un proyecto con archivos VHDL separados. La mayoría de los componentes tienen conexiones directamente con el FPGA (que he instanciado y conectado en el archivo de nivel superior), pero algunos no lo hacen. para conectar...
Tengo esta caja de filtro digital (es un vódulo VHDL que recibo de matlab hdlgenerator)
Quiero saber, ¿qué debo conectar con el pin clock_enable?
Si es posible, realmente quiero una respuesta integral.
PD lo siento por mala foto
Estoy tratando de escribir la parte del banco de pruebas pero no sé cómo hacerlo. Básicamente, quiero probar 0x10 o 5x5. No sé si lo que tengo es correcto.
Aquí hay una foto para darte una idea de lo que estoy tratando de construir. no es est...
Al usar iverilog para compilar un script, aparece el siguiente error:
./alu.v:14: error: Unable to bind parameter 'sel' in 'alu_tb.x1'
./alu.v:14: error: Cannot evaluate genvar case expression: sel
2 error(s) during elaboration.
El código d...
Tengo 2 macros en verilog las he usado como se muestra a continuación.
'define TB_4
'define TB_8
'ifdef TB_4
'define tab_4
'define tab_8
'else
'ifdef TB_8
'define tab_1
'define tab_2...
Actualmente estoy trabajando en mi primer proyecto Verilog para mi empresa.
Soy un ingeniero recién nombrado, por lo que mi experiencia es simplemente académica.
Perdóname si mi inglés no es perfecto, intentaré hacerlo lo mejor posible.
Nec...
Estaba planeando aprender un HDL (preferiblemente verilog ya que tengo que tomar un curso en él en los semestres siguientes). Mi plan inicial fue aprender primero la sintaxis y luego implementar todos los sistemas digitales que estudié en mi cur...
He buscado en muchos sitios web para conocer cómo se usa asm chart en el código verilog. Sin embargo, no pude encontrar ninguna cita en la web con ejemplos suficientes para aprender asm chart. ¿Alguien puede dar o recomendar cualquier sitio web...
Soy un estudiante de Ingeniería Informática y aprendí los lenguajes de programación secuencial básicos (C / assembly / Java) mucho antes de que incluso me presentaran a los HDL. Por lo tanto, toda mi lógica de programación se basó en la codifica...
Estoy tratando de hacer el sensor de estacionamiento con verilog y tengo su código vhdl y tratando de traducirlo a verilog. ¿Puedes ayudarme a averiguar cuál es mi problema? No hay error, el error es solo cuando implemento con vhdl one funciona,...