Soy un estudiante de pregrado. Actualmente estoy trabajando en un proyecto sobre la implementación de un núcleo Fft en un fpga y lo uso para hacer los cálculos para un microcontrolador 8051. El problema al que me enfrento es que no tengo idea de...
Estoy tratando de hacer una implementación de un diseño vhdl. Es una aplicación para el procesamiento de señales. ¿Alguien sabe cuál es la herramienta de desarrollo más rápida Xilinx System Generator o Xilinx ISE?
Gracias.
Estoy construyendo un robot de navegación para interiores que se puede usar en oficinas y fábricas, especialmente en espacios cerrados con buena iluminación. Ya descubrí el algoritmo que necesito usar para la navegación en interiores de un exper...
Para un proyecto de calculadora de frecuencia cardíaca utilizando Basys2 y VHDL, estoy tratando de conectar el ADC0808 para obtener una salida digital de 8 bits de la salida de mi sensor de pulso. Sin embargo, aunque diseñé el circuito de acuerd...
Estoy tratando de hacer una implementación vhdl de un registro de cambios de 8 bits que se inicializa a "11111111" cada vez que se presiona un botón de reinicio, antes de que el registro de cambios comience a recibir valores de un generador de s...
este es mi primer post aquí Soy nuevo en FPGAs. Me gustaría implementar una puerta NOT en la FPGA BASYS (Spartan3E-100). He estado mirando el tutorial AQUÍ para trabajar Mi camino hacia una síntesis. Deseo mantener todo a bordo, es decir, solo...
Soy nuevo en electrónica digital y programación en Verilog en particular. He programado algunos programas básicos como 2 a 4 decodificadores y 4 a 16 decodificadores. Pero estoy tratando de hacer un sensor de imagen y digo que tengo un píxel que...
Considero hacer un sistema con interfaz esclavo USB 3.0 que proporciona datos a un FPGA, donde la conexión debería permitir el uso completo de la velocidad disponible del USB 3.0.
Qué componentes externos suelen ser necesarios, por ejemplo, I...
Soy novato en VHDL. En mi código, todo parece correcto pero el código no funciona correctamente. No pude encontrar dónde está mi culpa. ¿Alguna solución?
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity Knigh...