Implementé el oscilador a continuación utilizando puertas en cascada, no.
Quiero saber cómo puedo cambiar este circuito para que oscile solo para un número limitado de oscilaciones.
p.ej. Quiero que el circuito diseñado oscile solo 15 veces....
Quiero dar dos datos de entrada de mi banco de pruebas desde un archivo que contiene bits (std_logic_victor (15 downto 0) a alguna operación aritmética entre el punto fijo y los archivos, pero cuando comienza, veo los siguientes mensajes en la c...
Me he dado cuenta de que el retardo de tiempo a través de una celda combinatoria en un LE puede depender significativamente (hasta .1 ns en mi placa DE-0 Nano Cyclone IV) de la entrada, de la A a la D, a la que se asigna la entrada. Para este fi...
Supongamos que tengo un Tx y un Rx físicamente separados por la larga distancia con las señales de reloj CLK1 y CLK2 como se muestra en la fig. (digamos ambos de 50MHz).
Deseo alinearlos en fases. Con esto quiero decir, el flanco ascendente d...
Al usar iverilog para compilar un script, aparece el siguiente error:
./alu.v:14: error: Unable to bind parameter 'sel' in 'alu_tb.x1'
./alu.v:14: error: Cannot evaluate genvar case expression: sel
2 error(s) during elaboration.
El código d...
Voy a hacer un sistema para transferir datos entre 2 FPGA de forma inalámbrica con alta velocidad.
Descubrí que el método wirelessHD puede hacer esto, ahora ¿cuál es el hardware necesario para establecer dicho sistema?
Actualmente estoy trabajando en mi primer proyecto Verilog para mi empresa.
Soy un ingeniero recién nombrado, por lo que mi experiencia es simplemente académica.
Perdóname si mi inglés no es perfecto, intentaré hacerlo lo mejor posible.
Nec...
Mi código requiere que almacene el valor del período de una señal de entrada en un registro. Me he burlado del código de abajo para registrar el período, pero todavía no puedo confirmar que funcione. En tu experiencia, ves algo que está inmediat...
Estoy tratando de diseñar un bucle simple de sistema de comunicación entre la PC y el FPGA virtex 5, para esto conecté un módulo BRAM con uart, estoy usando VHDL como el lenguaje de descripción del hardware, la memoria utilizada es un simple de...