Estoy trabajando con redes neuronales convolucionales y he escrito un código para hacer la convolución de dos matrices 3x3. Este es mi código: enlace
Ahora quiero hacer la convolución de dos matrices: 400x400 y 3x3. Eso es 160,000 elementos x...
Tengo un Lattice Brevia XP2 Kit (el más antiguo que salió en 2010 / 2011, y no la versión más nueva 2). La única conectividad de PC que tiene es a través de serie (rs232). Tengo un libro que no tiene el puerto rs232, pero regularmente uso un...
Por lo tanto, he estado leyendo acerca de los FPGA. Según tengo entendido, funcionan al proporcionar bloques lógicos para que el programador se enlace para resolver una tarea particular . Muchas de estas tareas pueden ejecutarse en paralelo; as...
Estoy escribiendo un programa lógico básico para un Virtex 6. Es un medio sumador simple con dos entradas (A, B) y dos salidas (Signal, Carryout). Me gustaría asignar A, B a dos interruptores y Señal, Llevar a dos LED.
He escrito el programa...
Entiendo que se prefiere un DSP en lugar de FPGA para un filtro FIR, pero mi tarea es implementar filtros de software de punto fijo y punto flotante (en C) para el Altera DE2. Apenas sé qué es un filtro FIR, por lo que debo aprender todo, pero p...
Estoy buscando comenzar mi primer proyecto basado en FPGA, pero como soy un principiante completo, tengo muy poca idea de qué tamaño de FPGA necesito para implementar mi idea.
Mi proyecto será algo similar a una CPU, por lo que para tener una...
Soy nuevo en verilog.
Estoy intentando implementar un multiplexor 2: 1 en una placa de desarrollo FPGA (DE1-SOC altera) usando interruptores y LED integrados.
Las siguientes son las asignaciones que estoy usando para el multiplexor, estos...
Hola, estoy usando vivado 2017.2 y se necesita una cantidad infinita de tiempo para la síntesis, e incluso sospecho que el vivado está atascado porque no llego a ninguna parte. ¿Cómo puedo acelerar el proceso? ¿Qué configuraciones puedo cambiar...
Hace poco conseguí un trabajo relacionado con los FPGA. Mi primer proyecto es modificar una placa antigua que usa una configuración de FPGA + MCU + Flash en algo como FPGA (con núcleo blando) + Flash, por lo que tendremos un componente menos con...
He hecho un diseño de Quartus a partir de primitivas lógicas para FPGA. Ahora me gustaría ver el Verilog o VHDL correspondiente si es posible. ¿Es eso posible con Quartus y, de ser así, cómo?