Xilinx Virtex 6 - asignando pines FPGA [cerrado]

Question

Xilinx Virtex 6 - asignando pines FPGA [cerrado]

#1 de Dave Tweed (3 votos)
#2 de Bill Lynch (1 votos)
#3 de FarhadA (0 votos)

-1

Estoy escribiendo un programa lógico básico para un Virtex 6. Es un medio sumador simple con dos entradas (A, B) y dos salidas (Signal, Carryout). Me gustaría asignar A, B a dos interruptores y Señal, Llevar a dos LED.

He escrito el programa y ahora trato de asignar esos pines relevantes en PlanAhead 13.3. Estoy luchando con la identificación de los sitios para dos LED y dos interruptores.

Puedo identificar las ubicaciones de los interruptores en la placa, que están etiquetados como SW3, SW4, pero no estoy seguro de cómo encontrar la ubicación en las asignaciones de pines del dispositivo, incluso con la hoja de datos: enlace

Cualquier ayuda sería útil -

fpga

pregunta henry28shsba

3 respuestas

Lea otras preguntas en las etiquetas fpga

Especificaciones de la celda de carga propiedades de la bobina [cerrado]

score 3 · Answer 1

3

La guía de usuario de hardware para la placa documenta todas las conexiones de E / S a la FGPA. En particular, los interruptores y los LED están documentados en el capítulo 17, que comienza en la página 49.

respondido por el Dave Tweed

score 1 · Answer 2

Como todos los demás están señalando, la Guía de usuario de hardware es la documentación que habla de esta. Además, puede consultar el Esquema de la Junta . También puede consultar algunos de los diseños de referencia que proporciona Xilinx.

Dicho esto, SW3 y SW4 no son los interruptores que está buscando. En su lugar, querrá SW5 a SW10, que son definibles por el usuario. Estos se describen en los interruptores de botones de usuario en la sección 17.

Pin Name   Schematic Net Name   Pushbutton Switch Name
--------   ------------------   ----------------------
A19        GPIO_SW_N            SW5.2
A18        GPIO_SW_S            SW6.2
G17        GPIO_SW_E            SW7.2
H17        GPIO_SW_W            SW8.2
G26        GPIO_SW_C            SW9.2
H10        CPU_RESET            SW10.2

score 0 · Answer 3

0

Puede encontrar toda la información que necesita en el sitio web de Xilinx para la pizarra:

ML605 13.2 y documentación anterior

Puede encontrar el "ML605 Master UCF (rdf0041) (ZIP)", que es el tercero de la parte inferior de la lista.

respondido por el FarhadA

Xilinx Virtex 6 - asignando pines FPGA [cerrado]

Publicaciones recientes del blog

3 respuestas