Soy un noobee al diseño basado en HDL.
Construí una memoria de puerto doble simple usando las herramientas IP de fpga y la instalé en un esquema.
Estoy implementando una interfaz de cpu externa personalizada (con apretón de manos) con fpga...
Tengo problemas con la sintaxis de mi archivo de restricciones al utilizar un Zedboard Zynq-7000 en Xilinx Vivado. Intentar escribir el flujo de bits es lanzar errores de implementación y síntesis que parecen ser sintácticos, pero la sintaxis qu...
Estaba revisando la hoja de datos de los transceptores FPGA GTX / GTH de la serie 7 de Xilinx (UG476). En ella, en muchos lugares siguen mencionando "reloj de referencia para el transmisor y el receptor". Citaré un párrafo de la hoja de datos (e...
Estoy tratando de implementar un sumador / restador de 4 bits que suma o resta dos números A y B del complemento de 4 bits 2, donde la señal de control SB elige qué operación se realiza cambiando el valor de b de positivo a negativo. También nec...
Intenté acceder a la memoria FLASH en esta placa de desarrollo DE1, pero no tuve suerte. Estoy usando esto para interactuar con un sistema Super Nintendo, y estoy tratando de leer un pequeño archivo ROM de prueba almacenado en el FLASH. He compr...
Estoy usando un Mimas V2 con un Spartan 6 CSG324 LX9. Tratando de enseñarme a usar Verilog y he estado usando esto tutorial. No he tenido problemas al ejecutar módulos VHDL y al ejecutar solo este código Verilog code (que aparece hacia la pa...
Hice un diseño digital en Quartus II y mi placa DE1-SOC FPGA, ahora quiero leer 3 factores: la velocidad general que el diseño digital toma para finalizar la aplicación, el área del diseño si se trataría de un chip real. o al menos el área tomad...
Necesito pasar un reloj continuo de 100MHz entre una MCU y una FPGA. Los bordes del reloj están alineados con varias señales de interfaz entre ambos dispositivos. Me pregunto si puedo pasar un submúltiplo del reloj como 50MHz o 25MHz y usar el P...