Estaba revisando la hoja de datos de los transceptores FPGA GTX / GTH de la serie 7 de Xilinx (UG476). En ella, en muchos lugares siguen mencionando "reloj de referencia para el transmisor y el receptor". Citaré un párrafo de la hoja de datos (en la página 297) aquí: -
Si el canal está configurado de modo que el mismo oscilador accione el reloj de referencia para el transmisor y el receptor, se puede usar TXOUTCLK para controlar RXUSRCLK y RXUSRCLK2 de la misma manera que se usan para controlar TXUSRCLK y TXUSRCLK2.
Mi duda es ¿cuáles son los relojes de referencia a los que se hace referencia aquí? Después de generar la IP (para la especificación SATAIII), solo había un puerto (gtrefclk1) para proporcionar el reloj de referencia al GTX. No se proporcionaron puertos separados para el reloj de referencia del transmisor y el receptor.