Soy un noobee al diseño basado en HDL.
Construí una memoria de puerto doble simple usando las herramientas IP de fpga y la instalé en un esquema.
Estoy implementando una interfaz de cpu externa personalizada (con apretón de manos) con fpga y una de las operaciones es escribir un byte de datos en la celda de memoria fpga definida anteriormente
Estoy intentando escribir, en verilog, un FSM que controlará las operaciones en el lado "Escribir" de la memoria.
Pregunta: la memoria se crea una instancia en un esquema junto con su registro / contador de direcciones asociado.
Para un estado específico en el FSM, quiero escribir datos (provenientes de la entrada fpga, identificados como un bus) en la memoria (los datos de la memoria son un bus) e incrementar el contador de direcciones asociado con la memoria.
Por lo tanto, los datos entrantes (bus), los datos de memoria en (bus) y el registro / contador de direcciones de memoria son todos externos al FSM verilog y todos están definidos en un esquema
¿Cómo puedo hacer que el FSM (verilog) tenga conocimiento de estos componentes relacionados con el esquema y hacer que el código verilog trabaje con ellos, especialmente la operación del contador de direcciones de memoria de incremento?
Espero haber explicado esto bien.
Todos los documentos que he encontrado en verilog / FSM / FSMD no hablan de los registros / buses de control externos al código FSM.
Gracias