Estoy probando el sensor de temperatura infrarrojo. Está conectado a SP485 (convertidor rs485 a rs232?) Que está conectado a ZYNQ, FPGA.
TengoqueingresarAltocuandoenvíoTx.Despuésdequesehayanenviadotodoslosmensajes,ingresaréBajoenestepinHabili...
Necesito modificar una cierta parte de un registro, pero el límite superior e inferior de la parte modificada depende de la entrada. Puede el siguiente código:
(1) ser sintetizado?
(2) Si es así, ¿qué circuito producen las herramientas?...
Soy un estudiante, nuevo en pensar en circuitos digitales en términos de tablas de búsqueda y tengo problemas para resolver este problema, de hecho, no estoy seguro de por dónde empezar. ¿Alguien puede ayudar? El número máximo de entradas permit...
Tengo un de10 lite max10.
Estoy tratando de escribir un contador simple que muestre el conteo de los segmentos en el tablero fpga. Vi algunos ejemplos en línea pero no quise usarlos porque no los entendí completamente. Por lo tanto, escribí u...
como dije anteriormente, tengo 10 lite max 10, soy un novato, y tengo un problema con mi pantalla de 7 segmentos, miré todo a través de la web, no pude encontrar nada útil.
Todo lo que estoy tratando de hacer es que el tablero me muestre un d...
Este es un seguimiento de mi pregunta anterior .
El código que estaba usando, los conjuntos de pines y los tiempos teóricos para VSYNC y HSYNCH eran correctos.
He utilizado el osciloscopio para ver las señales y he obtenido resultados muy...
Primero, ¿alguien ha usado este chip ADS1216 y la función IDAC en el chip?
En muchas ocasiones he intentado que los IDAC funcionen en el ADS1216 y no tengo éxito. Estoy usando un FPGA (artix-7 w / Vivado 2016.4) para interactuar con el ADS121...
Esta es la imagen provista con la placa de desarrollo De1 SoC. No sé qué significan algunas de las abreviaturas en este contexto
VGA_R [7..0] valores para píxeles rojos
VGA_G [7..0] valores para píxeles verdes
VGA_B [7..0] valores par...
Hoy aprendí sobre SystemC, una biblioteca de C ++ que facilita el desarrollo de FPGA. (para las personas que conocen C ++) Aparentemente, es tan eficiente como VHDL (hablando de rendimiento) y más rápido de aprender y codificar.
¿Desaparecerá...
Estoy diseñando un módulo RAM con testbench en Verilog. Se supone que debe acceder a un archivo de registro (.dat) en el banco de pruebas y ejecutarlo a través de un módulo ALU. Hay 4 módulos (memory.v, alu.v, toplevel.v y testbench.v).
Mi pr...