Estoy tratando de construir una calculadora de 4 bits que pueda sumar y restar utilizando una placa FPGA (Altera DE2). Tengo un sumador / restador y multiplicador ya construido y en funcionamiento, pero necesito saber cómo puedo combinar cada fu...
He visto varias hojas de datos de dispositivos de realidad virtual y muchas de ellas funcionan con FPGA. ¿Hay alguna razón específica para esto? ¿Por qué no usar un ASIC o una CPU simple, un procesador integrado o lo que sea?
En este artículo...
Bueno, sigo teniendo este problema en muchos módulos y nunca me molestó porque estaba experimentando. Sin embargo, ahora estoy tratando de ser 100% correcto, así que ... Tengo este contador de anillo, por ejemplo, y le doy a la salida 8 leds de...
Estoy usando un Altera Cyclone V DE1-SoC para un proyecto de procesamiento de imágenes y para poder hacer el "procesamiento" en el FPGA, pensé que probablemente necesitaba almacenar primero los datos de la imagen en el FPGA. Así que seguí adelan...
Desde el punto de vista de la implementación, ¿cuánto tiempo tomará la generación de números pseudoaleatorios por el Registro de Cambio de Retroalimentación Lineal (LFSR) cuando se implemente en, por ejemplo, el Procesador de Señal Digital? Se s...
Tengo una pregunta simple sobre la lista de sensibilidad. Lo leí en algunos libros. Dijo que la lista de sensibilidad solo es importante para la simulación. No entiendo muy bien Eso significa que, si elimino la lista de sensibilidad, no importar...
Actualmente estoy trabajando para un proyecto para mi universidad. Se trata de Intel SoC Embedded Development Suite, y para esto necesito una placa FPGA real. Desafortunadamente, no puedo comprar una tabla, porque cuesta mucho y mi universidad n...
Mi pregunta está relacionada con la diferencia entre un tamaño de registro de recepción SPI y un FIFO.
Por ejemplo: estoy mirando la hoja de datos de SPI para 2 dispositivos (1) una spi IP para un FPGA y (2) el controlador SPI en una MCU....
Estoy trabajando en la implementación del algoritmo cordic usando una descripción estructural de verilog y ejecutándolo en FPGAs. Quiero saber una forma de implementar D-flipflops usando descripciones estructurales. ¿Hay un nombre predefinido qu...
este es el error: Error (10500): error de sintaxis de VHDL en Bin7SegDecoder.vhd (15) cerca del texto "cuando"; esperando ";"
Puede ser simple pero no sé cuál es el error.
Gracias de antemano!
library IEEE;
use IEEE.STD_LOGIC_1164.all;
ent...